| 例文 |
block processorの部分一致の例文一覧と使い方
該当件数 : 361件
The overhead of access to a shared memory SM is eliminated by writing transfer data between processing units (PU) in a local memory LM, and a block transfer instruction or a DMA of a processor 1a performs collective transfer from a transfer source local memory LM to the shared memory SM after completing to write transfer data to thereby achieve a large amount of data transfer at a high speed.例文帳に追加
プロセッシングユニット（PU)間の転送データをローカルメモリLMに書き込むことで、共有メモリSMに対するアクセスのオーバヘッドをなくし、転送データの書き込みが完了してから、プロセッサ１ａのブロック転送命令あるいはDMAで、転送元ローカルメモリLMから共有メモリSMへまとめて転送を行うことで、大量データの高速転送を実現する。 - 特許庁
The kind of a defect is detected, and signal processing is performed according to this defect, by providing an information processor with an envelope detection part 11 for detecting an envelope of a reproduction RF signal, and a defect detection device 1 comprising a three-block configuration for classifying the defects into a micro defect, a degenerated defect, and a difference defect.例文帳に追加
再生ＲＦ信号のエンベロープを検出するエンベロープ検出部１１と、ディフェクトをマイクロディフェクト、縮退ディフェクト、及び差分ディフェクトの３種類に分類するための３つのブロック構成とを備えたディフェクト検出装置１を情報処理装置に設けることにより、ディフェクトの種類を検出し、このディフェクトに応じた信号処理を実行する。 - 特許庁
The out-of-band processor 124 receives a block read request from the remote server 104; instructs at least one host driver to send a storage command to a data storage device 120; receives data retrieved from the data storage device 120 and authentication metadata generated by the data storage device 120; and transmits the data and the authentication metadata to the remote server 104.例文帳に追加
アウト・オブ・バンド・プロセッサ１２４は、リモートサーバ１０４からブロック読み出し要求を受信し、少なくとも１つのホストドライバに指示して、データ記憶装置１２０にストレージ命令を送信させ、データ記憶装置１２０から読み出されたデータと、データ記憶装置１２０によって生成された認証メタデータとを受信し、データおよび認証メタデータを、リモートサーバ１０４に送信する。 - 特許庁
The image processor 10 divides the image data received from the image input 28 into blocks, classifies the image blocks into at least two groups on the basis of the attribute of pixels, applies simplified processing to information of each pixel as to the image block of the group discriminated to include a lower information amount, and applies reversible compression to the blocks to carry out the image processing.例文帳に追加
画像処理部１０は、画像入力部２８から入力された画像データをブロック化し、各画像ブロックを、その画素の属性に基づいて少なくとも２つのグループに分類し、より低位の情報量を含むと判断されるグループの画像ブロックについては、各画素が有する情報を簡略化処理し、さらに可逆圧縮してから画像処理を行う。 - 特許庁
The RAID adapter starts a parity generating operation, parallel commands are dispatched to the array processors such that a partial parity value is respectively generated from each data block on a drive of each managed RAID storage drive, the partial parity value is received by the RAID adapter from each array processor, and the partial parity values are combined by the RAID adapter to generate a complete parity value.例文帳に追加
ＲＡＩＤアダプタはパリティ生成操作を開始し、管理される各ＲＡＩＤストレージ・ドライブのドライブ上のデータ・ブロックから部分的なパリティ値を各々生成するよう、並列命令がアレイ・プロセッサにディスパッチされ、部分的なパリティ値が各アレイ・プロセッサからＲＡＩＤアダプタで受信され、部分的なパリティ値がＲＡＩＤアダプタで結合されて、完全なパリティ値を生成する。 - 特許庁
The memory inspecting device is composed approximately of a data processor 130 operated by program control, an input means 100 such as a keyboard, an output means 110 such as a display, a storage device 120, in which information is stored, and a block to be inspected 140 connected by the address lines and data lines of the memory, etc., to be inspected.例文帳に追加
図１のブロック図に示すように、本実施の形態１に係るメモリ検査装置はプログラム制御により動作するデータ処理装置１３０とキーボード等の入力手段１００とディスプレイ等の出力手段１１０と情報を記憶する記憶装置１２０と検査対象であるメモリ等のアドレス線およびデータ線で接続された検査対象ブロック１４０とから概略構成される。 - 特許庁
This map display processor 10 includes a means for storing the background display data classified by various kind of backgrounds used when drawing the background on the map, an address calculation data for finding an address in a prescribed position on the map, and further, in addition thereto, a town block display data set with drawing-objective information provided in the background display data, in the address calculation data.例文帳に追加
本装置１０では、地図における背景の描画に用いる各種背景種別ごとの背景表示用データと、地図上での所定位置における住所を求めるのに用いる住所算出用データと、に加え、住所算出用データに、背景表示用データが具備する描画対象情報を設定した街区表示用データをさらに記憶する手段を備える。 - 特許庁
In the case of storing a VLIW instruction 110 from a secondary cache 401 to an instruction cache 400 in the instruction cache control system for the VLIW processor for executing a plurality of arithmetic operation instructions included in one VLIW instruction in parallel, an instruction cache block in the secondary cache 401 is directly stored in a data array of the instruction cache 400 without inserting an invalid operation instruction.例文帳に追加
１つのＶＬＩＷ命令中に含まれる複数の演算操作命令を並列実行するＶＬＩＷプロセッサにおける命令キャッシュ制御システムであって、２次キャッシュ４０１から命令キャッシュ４００へＶＬＩＷ命令１１０を格納する際に、無効演算命令を挿入することなく、２次キャッシュ４０１内の命令キャッシュブロックをそのまま命令キャッシュ４００のデータアレイに格納する構成とする。 - 特許庁
In a data processor 1, a transmission data detecting part 10 detects the position where transmission object data in parallel data exists when STM-64 serial data is converted into parallel data by 16 byte and inputted to the transmission data detecting part 10 and a transmission data extracting part 20 converts transmission data based on the detected position and, then, moves processing data forward in each parallel data block.例文帳に追加
データ処理装置１は、ＳＴＭ−６４のシリアルデータが１６バイト毎のパラレルデータに変換されて透過データ検出部１０に入力されると、透過データ検出部１０が、パラレルデータ中の透過処理の対象となる透過データが存在する位置を検出し、透過データ抜き取り部２０が、検出された位置に基づいて透過データを変換した後に各パラレルデータブロック内で処理データの前詰めを行う。 - 特許庁
The packet processor includes a reception block 11 for extracting individual packets constituting a packet stream from the packet stream inputted at a first transfer speed and a DMA control part 14 for outputting packets at a second transfer speed higher than the first transfer speed, and the first transfer speed and an average transfer speed at which the DMA control part 14 outputs packets are approximately equal.例文帳に追加
本発明にかかるパケット処理装置は、第１の転送速度で入力されるパケットストリームから前記パケットストリームを構成する各パケットを抽出する受信ブロック１１と、第１の転送速度よりも速い第２の転送速度でパケットを出力するＤＭＡ制御部１４とを有し、第１の転送速度と、ＤＭＡ制御部１４がパケットを出力する平均的な転送速度とが、ほぼ等しいものである。 - 特許庁
By decoding only an extracted area up to the block layer, the decoding processing speed is improved with high decoding processing efficiency and the burden on processor is reduced.例文帳に追加
入力された第１画面符号化信号からスライスヘッダまで復号する第１復号部１１００と、この復号された信号から切り出し領域を設定する切り出し領域設定部１２００と、前記設定された切り出し領域にしたがって信号を抽出する切り出し領域データ抽出部１３００と、前記抽出された信号からブロックレイヤまで復号する第２復号部１４００と、を備えて、抽出された領域のみをブロックレイヤまで復号することにより、復号処理効率がよく、復号処理速度の向上、処理装置の負担軽減を行う。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！
|
ログイン |
Weblio会員(無料)になると
|
