「block processor」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

To provide an image processor wherein a load of processing is reduced as compared to a case where the image processor does not have this configuration when outputting information related to a contacting pixel block.例文帳に追加

接触している画素塊に関する情報を出力する場合に、本構成を有していない場合に比較して、処理の負荷を軽減させるようにした画像処理装置を提供する。 - 特許庁

An ICBI address buffer is mounted on this processor for holding the address of the instruction cache block which should be invalidated by an ICBI instruction in the execution pipe line of the processor.例文帳に追加

プロセッサの実行パイプラインにおいてペンディング状態にあるＩＣＢＩ命令によって無効化されるべき命令キャッシュブロックのアドレスを保持するためにＩＣＢＩアドレスバッファが装備される。 - 特許庁

A processor 11 divides objects arranged in a page into a plurality of blocks, and extracts a table block from the plurality of blocks.例文帳に追加

プロセッサ１１が、ページに配置されるオブジェクトを複数のブロックに分割し、この複数のブロックから表ブロックを抽出する。 - 特許庁

The function block side input/output switching part 6 supplies 2-bit data outputted from the bit expanding part 7 to the processor 1.例文帳に追加

機能ブロック側入出力切替部５はビット展開部７から出力された２ビットデータをプロセッサ１に供給する。 - 特許庁

A functional block side input/output switching part 5 supplies 2-bit data outputted from a processor 1 to a bit compressing part 6.例文帳に追加

機能ブロック側入出力切替部５はプロセッサ１から出力された２ビットデータをビット圧縮部６へ供給する。 - 特許庁

To provide a dither processor, provided with action for eliminating block noise that occurs in image data decoded using discrete cosine transform.例文帳に追加

離散コサイン変換により復号した画像データに生じたブロックノイズを除去する作用を備えたディザ処理装置を提供する。 - 特許庁

To realize a template data transfer coprocessor (TDTP) 14 to off-load block data transfer operation from a media processor 12.例文帳に追加

メディアプロセッサ１２からのブロックデータ転送動作をオフロードするために、テンプレートデータ転送コプロセッサ（ＴＤＴＰ）１４を実現する。 - 特許庁

In a data processor 1, a user area (block A) 19 where a user programs data and a firmware area (block) 20 where a program for controlling the writing/deleting/reading of the block A is stored are installed in the cell array area 9 of a flash memory 7.例文帳に追加

データ処理装置１は、フラッシュメモリ７のセルアレイ領域９内に、ユーザがデータをプログラムするユーザ領域（ブロックＡ）１９と、ブロックＡの書込み／消去／読出しを制御するためのプログラムが記憶されたファームウエア領域（ブロックＢ）とを設ける。 - 特許庁

To provide an image processor for processing a pixel block located inside a frame of an image while processing a pixel block located outside the frame as the pixel block overflowing from the frame.例文帳に追加

枠内にある画素塊を対象とする場合に、枠外に画素塊があるような画像に対して、その枠外にある画素塊を枠からあふれた画素塊として、元の枠内の画素塊とともに対象とできるようにした画像処理装置を提供する。 - 特許庁

The image processor includes a plurality of image processing blocks 132 executing prescribed image processing, and each of the blocks 132 includes an additional information extraction block B1, an image processing execution block B2 and additional information re-addition block B3.例文帳に追加

画像処理装置は、所定の画像処理を実行する画像処理ブロック１３２を複数備えており、それぞれの画像処理ブロック１３２は、付加情報抽出ブロックＢ１と、画像処理実行ブロックＢ２と、付加情報再付加ブロックＢ３とを有する。 - 特許庁

The end-face cleaning processor 90 of the end-face cleaning processing block 9 cleans the end faces of the substrate W, prior to the exposure processing.例文帳に追加

端面洗浄処理ブロック９の端面洗浄処理部９０においては、露光処理前の基板Ｗの端面が洗浄される。 - 特許庁

A target instruction for one block is started with a target address, and continued until count is achieved, and prefetched by the instruction cache of a processor.例文帳に追加

ブロック１つ分のターゲット命令は、ターゲットアドレスから始まりカウントが達成されるまで継続し、プロセッサの命令キャッシュにプリフェッチされる。 - 特許庁

To provide an image processor and a control method thereof, which can reduce block noise sufficiently without causing deterioration of image quality.例文帳に追加

画質の劣化を招くことなく、十分にブロックノイズを低減することのできる画像処理装置及びその制御方法を提供する。 - 特許庁

In this digital signal processor(DSP), a data inputting and a computational process are conducted in a block unit in accordance with one period of signals BLCK(A).例文帳に追加

ＤＳＰでは、信号ＢＬＣＫ（図２３Ａ）の１周期に対応して、ブロック単位でデータ入力および演算処理が行われる。 - 特許庁

To provide an image processor which gives an image a margin having a size suitable for performing block processing.例文帳に追加

本発明の課題は、ブロック処理を行うのに適したサイズののりしろ領域を画像に付与する画像処理装置を提供することである。 - 特許庁

A microprocessor and a related compiler support a local cache block flash command, where the execution unit of a processor determines an effective address.例文帳に追加

マイクロプロセッサおよび関連するコンパイラは、プロセッサの実行ユニットが有効アドレスを決定するローカル・キャッシュ・ブロック・フラッシュ命令をサポートする。 - 特許庁

A data clear device 104 sets an audio signal inputted to a windowing function processor 101 at the time of error detection to 0 in block units.例文帳に追加

データクリア装置１０４はエラー検出時に窓関数処理装置１０１へ入力されたオーディオ信号をブロック単位で０にする。 - 特許庁

A CPU block 104-3 of the camera processor 104 obtains history information concerning the image information for each item of image information.例文帳に追加

カメラプロセッサ１０４のＣＰＵブロック１０４−３は、画像情報についての履歴情報を個々の画像情報毎に取得する。 - 特許庁

To obtain a control circuit for a data processor which can properly reset a repeat processing state when branching from the inside to the outside of a repeat block is carried out.例文帳に追加

リピートブロックの中から外へ分岐する場合に、リピート処理状態を適切に解除できるデータ処理装置の制御回路を得る。 - 特許庁

The image processor comprises a rotational reconfiguration circuit which writes bank unit rotational image data in the buffer memory and outputs them in the block interleave format.例文帳に追加

バンク単位回転画像データを前記バッファメモリに書き込んで、ブロックインターリーブ形式で出力する回転再配置回路を含む。 - 特許庁

COMPRESSION PROGRAMMING METHOD USING BLOCK SORT COMPRESSION ALGORITHM, PROCESSOR SYSTEM USING THE PROGRAMMING METHOD AND METHOD FOR INFORMATION DISTRIBUTION SERVICE例文帳に追加

ブロックソート圧縮アルゴリズムを用いた圧縮プログラミング方法、該圧縮プログラミング方法を用いたプロセッサシステム及び情報配信サービス方法 - 特許庁

A control block 110 acquires control information from all functional blocks configuring an image signal processor 100 when powered up.例文帳に追加

制御ブロック１１０は、電源投入時に、画像信号処理装置１００を構成する全機能ブロックから制御情報を取得する。 - 特許庁

The image processor 2 divides an input image into blocks of 2×2 size, evaluates the variation of gradation in each block, and paints out such a block as determined as not containing edges by a single pixel value.例文帳に追加

画像処理装置２は、入力画像を２×２サイズのブロックに分割して、各ブロック内の階調変化量を評価し、エッジ部分が含まれていないと判定されるブロックを単一の画素値で塗り潰す。 - 特許庁

The logic 26 monitors the RAM 22 in a Step 106, and at an appropriate time point, copies the content of the block of the RAM 22 including the data written by the processor 28 to the block-addressable NVS 24.例文帳に追加

ステップ１０６において、ロジック２６はＲＡＭ２２を監視し、適当な時点で、プロセッサ２８によって書き込まれたデータを含むＲＡＭ２２のブロックの内容をブロックアドレス指定可能なＮＶＭ２４にコピーする。 - 特許庁

To provide an information processor whose case body can be made compact by validly utilizing a block provided to external equipment in the case body when the block is not used.例文帳に追加

本発明は、筐体内における、外部機器に供される区画が不使用であるとき、その区画を有効に使用することで、筐体の小型化を図ることが可能である情報処理装置を提供する。 - 特許庁

Because data change smoothly between the previous block and the present block set to 0, it is possible to suppress the a noise generated by discontinuity of data without adding a processor to perform fade processing separately.例文帳に追加

前のブロックと０となった現在のブロックとの間で、データが滑らかに変化するため、別途フエード処理を行う処理装置の追加なしでデータの不連続によるノイズの発生を抑えることが可能である。 - 特許庁

A processing tool 41 is mounted on a beam member 40 of a substrate processor 1, and a first support block 32 and a second support block 33 are fixed to the both ends of the Y direction of the beam member 40.例文帳に追加

基板処理装置１のビーム部材４０に処理ツール４１を取り付けるとともに、ビーム部材４０のＹ軸方向の両端部に第１支持ブロック３２と第２支持ブロック３３とをそれぞれ固設する。 - 特許庁

The DSSLP data of the present state is generated from the position of the stored sound and the lister, an audio tag information (block 801), the stored state data (block 714), and an input (block 720) of a change caused by a game player, and generates a DSSLP configuration changed dynamically in a DSSLP processor (block 712).例文帳に追加

現在の状態のＤＳＳＬＰデータは、格納された音とリスナーの位置、音声タグ情報（ブロック８０１）、格納された状態データ（ブロック７１４）、およびゲーム・プレーヤーが起こした変化の入力（ブロック７２０）から生成され、ＤＳＳＬＰプロセッサ（ブロック７１２）において、動的に変化するＤＳＳＬＰ構成を発生させる。 - 特許庁

This communication protocol processor is provided with a protocol-processing processor block 12 which performs communication protocol processing independently, and its internal bus 17 and a system bus 4 are switched, which enables it to easily change the application program.例文帳に追加

独立して通信プロトコル処理を行うプロトコル処理プロセッサブロック１２を設け、その内部バス１７とシステムバス４とを切り替えることで、アプロケーションプログラムを容易に変更するとことを可能とした。 - 特許庁

To provide an image processor for reducing block distortion and mosquito noise even in a situation that the image processor is separated from a decoder and information at the time of encoding is unknown and for improving subjective picture quality.例文帳に追加

復号器から離されて符号化時の情報が分からない状況であっても、ブロック歪やモスキートノイズを低減し、主観画質を向上させる画像処理装置を提供することを目的とする。 - 特許庁

The processor circuit comprises an expander circuit 2a for variable-length-decoding compressed image data to generate quantized data, a first turn processor circuit 3a for in-block turn processing a plurality of image blocks forming the quantized data, and a second turn processor circuit 4a for forming the plurality of image blocks into variable-length code blocks after the in-block turn processing.例文帳に追加

圧縮画像データを可変長復号して量子化データを生成する伸張回路２ａ、量子化データを構成する複数の画像ブロックのそれぞれをブロック内回転処理する第１回転処理回路３ａ、及びブロック内回転処理後の複数の画像ブロックを可変長符号化して全体回転処理する第２回転処理回路４ａを備える。 - 特許庁

Concerning the SIMD type processor having a global processor 2 for decoding a program and controlling the entire processor and a processor element(PE) block 3 equipped with plural PE 3a for processing a plurality of data, the global processor 2 transfers a correspondent PE number to the plural PE 3a and transfers data from the GO register of the global processor 2 to an A register 35a of any arbitrary PE 3a.例文帳に追加

この発明は、プログラムを解読しプロセッサ全体を制御するグローバルプロセッサ２と、複数データを処理するための複数のプロセッサエレメント３ａを備えたプロセッサエレメントブロック３と、を有するＳＩＭＤ型プロセッサにおいて、グローバルプロセッサ２は、対応するＰＥ番号を複数のプロセッサエレメント３ａに転送し、グローバルプロセッサ２のＧ０レジスタからのデータを任意のプロセッサエレメント３ａのＡレジスタ３５ａに転送する。 - 特許庁

An endoscope shape detecting device 3 is constituted of a driving block 25 which drives a source coil 13g, a detecting block 26 which detects a signal received by the sensing coils 21j, and a host processor 27 which signal-processes the signal detected by the detecting block 26.例文帳に追加

内視鏡形状検出装置３は、ソースコイル１３ｇを駆動する駆動ブロック２５と、センスコイル２１ｊが受信した信号を検出する検出ブロック２６と、検出ブロック２６で検出した信号を信号処理するホストプロセッサ２７とから構成される。 - 特許庁

Subsequently, the binarizing processor diffuses an error Eb of a gradation expression of the entire of the target block BL generated by determining the presence or absence of the dot formation for each pixel in the target block BL into surrounding undetermined pixels outside the target block BL.例文帳に追加

次いで、２値化処理部は、該着目ブロックＢＬ内の各画素についてドット形成の有無を判断したことにより生じた該着目ブロックＢＬ全体の階調表現の誤差Ｅｂを該着目ブロックＢＬ外の周辺の未判断画素に拡散させる。 - 特許庁

Every time a detecting portion 31 receives from a data processor 20 an ID of a macro block which has finished processing, a selecting portion 32 selects a macro block which a processing element 22 may be able to process based on a referring flag indicating a dependence relationship of a macro block.例文帳に追加

検出部３１がデータ処理部２０から処理を終了したマクロブロックのＩＤを受け取るごとに、選択部３２は、マクロブロックの依存関係を示す参照フラグに基づいて、プロセシングエレメント２２が処理できる可能性のあるマクロブロックを選択する。 - 特許庁

An information processor is equipped with an instruction parallel processor 4 which executes processing by accessing a local memory 17, at least one functional block accessing the local memory 17, and a local memory interface 10 which divides and transfers data from the local memory 17 to the instruction parallel processor 4.例文帳に追加

ローカルメモリ１７へのアクセスにより処理を実行する命令並列プロセッサ４と、ローカルメモリ１７にアクセスする少なくとも１つの機能ブロックと、ローカルメモリ１７から命令並列プロセッサ４に対するデータを分割転送するローカルメモリインターフェース１０とを備える。 - 特許庁

Then, the processor 11 executes margin-reduction processing for reducing the blank between objects included in the extracted table block.例文帳に追加

そして、プロセッサ１１が、上記表ブロックについて、表ブロックに含まれるオブジェクトとオブジェクトとの間の空白部を詰める間締め処理を実行する。 - 特許庁

In an image forming apparatus 1, an image processor 20 applies block average processing with a periodic structure being the same as that of a dither pattern.例文帳に追加

画像形成装置１によれば、画像処理装置２０において、ディザパターンの周期構造と同じ周期構造でブロック平均処理を行う。 - 特許庁

To provide an information processor, a block detection method and a program, for reducing the amount of data of a Hough-transformed image.例文帳に追加

ハフ変換が施された画像のデータ量を削減することが可能な、情報処理装置、ブロック検出方法およびプログラムを提供すること。 - 特許庁

To provide an image processor capable of suppressing the deterioration of the quality of an output image obtained by synthesizing tint block images even if toner total-volume control is performed.例文帳に追加

トナー総量規制を行っても地紋画像を合成した出力画像の品質低下を抑制できる画像処理装置を提供する。 - 特許庁

The processor is constituted of a basic cache block mechanism compiled with an instruction group format for caching the instruction group generated by the cracking unit.例文帳に追加

プロセッサは更に、命令グループ・フォーマットで編成され、クラッキング・ユニットにより生成された命令グループをキャッシュする基本キャッシュ・ブロック機構で構成。 - 特許庁

In the address snoop method for the multi-processor system in which the processor block including a plurality of processors and a plurality of memories is connected to the plurality of I/O blocks via a plurality of address joint devices, when an access request is generated from one optional processor block, the address joint device performs, instead of each I/O block, address snoop processing to determine whether to respond to the access request or not.例文帳に追加

複数のプロセッサと複数のメモリからなるプロセッサブロックが複数個アドレス結合装置を介して複数のＩ／Ｏブロックと接続された構成のマルチプロセッサシステムにおけるアドレススヌープ方法において、任意の１つのプロセッサブロックからアクセスリクエストが発生したときに、前記アクセスリクエストに対して応答するか否かを判断するアドレススヌープ処理を、各Ｉ／Ｏブロックに代わって前記アドレス結合装置において行うように構成する。 - 特許庁

A digital broadcast receiving device 80 includes a reception processing block 92 receiving a digital broadcast signal, decodes a video signal included in the digital broadcast signal of a designated channel, and processes literal information included in the digital broadcast signal, a video processor 96 receiving an output of the reception processing block 92 and preparing a display screen, and a central processor 104 controlling the reception processing block 92 and the video processor 96.例文帳に追加

デジタル放送受信装置８０は、デジタル放送信号を受信し、指定されたチャンネルのデジタル放送信号に含まれる映像信号を復号し、デジタル放送信号に含まれる文字情報を処理する受信処理ブロック９２と、受信処理ブロック９２の出力を受け表示画面を作成する映像処理部９６と、受信処理ブロック９２及び映像処理部９６を制御する中央処理部１０４とを含む。 - 特許庁

Data divided into block units are stored by block units in the storage part of an external storage device and the storage part of an image processor respectively, and the stored data and the storage part in which the data are stored are managed so as to be associated with each other.例文帳に追加

ブロック単位に分割されたデータを外部記憶装置の記憶部と画像処理装置の記憶部のそれぞれにブロック単位で記憶し、記憶されたデータとデータを記憶した記憶部を対応づけて管理する。 - 特許庁

The processor has a main storage control part for transferring an execution unit, a cache and a cache block from a main storage to a cache, and a multiblock prefetch control part for outputting a transfer instruction of a cache block to the main storage control part.例文帳に追加

本プロセッサは、実行ユニットとキャッシュとキャッシュブロックを主記憶からキャッシュに転送する主記憶制御部とキャッシュブロックの転送指示を主記憶制御部に出力するマルチブロックプリフェッチ制御部とを有する。 - 特許庁