「block processor」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

To provide an image processor and program that supplies an output matter which allows a user to easily visually discriminate required information even if information required for reading is superposed on a tint block pattern formed with black toner.例文帳に追加

ブラックのトナーで形成された地紋パターン上に読取りに必要な情報が重ねて形成されても、ユーザが目視にて必要な情報を容易に判別することが可能な出力物を供給することができる画像処理装置及びプログラムの提供。 - 特許庁

To perform the extension of compressed image data and the resolution conversion from the extended image data to a desired image data size by using a memory capacity smaller than the size of the extended image data, while suppressing the generation of a block noise in an image processor.例文帳に追加

圧縮された画像データの伸張および伸張した画像データの所望の画像データサイズへの解像度変換を、ブロックノイズの発生を抑制しつつ、伸張した画像データのサイズよりも少ない容量のメモリを使用して実行する。 - 特許庁

Then, the processor may be controlled such that the device unique information for specifying the device is recorded in a memory or the like, and a hash value prepared from the prepared block unique information and device unique information preliminarily stored in a memory or the like is stored.例文帳に追加

そして、装置を特定するための装置固有情報をメモリ等に記録しておき、作成されたブロック固有情報と予めメモリ等に記憶された装置固有情報とから作成されるハッシュ値を記憶するように制御すればよい。 - 特許庁

An image processor 56 includes a color conversion section 300 applying linear conversion processing to block data of each of three signal components to apply color correction processing and color tone correction processing or emphasis processing to the data in matching with color space characteristics of an output device.例文帳に追加

画像処理プロセッサ５６は、出力装置の色空間特性に合わせた色補正処理や色調補正処理あるいは強調処理を施すために、３つの信号成分ごとのブロックデータを線形変換処理する色変換部３００を備える。 - 特許庁

When power is supplied to an information processor 1, a transfer deciding part 20 controls to read a BSP 26 from the normal block of the first storage device 31 based on the management information 30, and to transfer it to a second storage device 32.例文帳に追加

情報処理装置１の電源投入時には、転送判定部２０は、管理情報３０に基づいて第１の記憶装置３１の正常ブロックからＢＳＰ２６を読み込み、これを第２の記憶装置３２へと転送するよう制御する。 - 特許庁

To realize a decoding processor for decoding variable-length encoded image data to which a DCT conversion and quantization are performed per block, and both processings of quantization noise removal processing to a decoded image by efficient hardware.例文帳に追加

ブロック単位ごとにＤＣＴ変換および量子化を行い可変長符号化された画像データを復号する復号処理部と、復号された復号画像に対する量子化ノイズ除去処理の両処理を効率的なハードウエアにより実現する。 - 特許庁

To provide a parallel processing method which can perform efficient matrix element calculation irrelevantly to the communication performance between a host computer and a processor element by sending at least some of matrix elements corresponding to indexes included in a block to a host computer.例文帳に追加

安価な通信手段と、小容量のメモリを有する多数のプロセッサエレメントとを用いた並列計算によっても、ホスト計算機とプロセッサエレメントとの間の通信性能に律速されることなく、効率的に分子軌道計算を行える。 - 特許庁

An image to be inputted to a signal processor is adapted so that light is dispersively incident, in imaging, on an imaging element so as to correspond to the pixel pitch of the imaging element by an OLPF (optical low pass filter) included in an optical block.例文帳に追加

信号処理装置に入力されてくる画像は、撮像される際、光学ブロックに含まれているＯＬＰＦ（オプティカルローパスフィルタ）により、光が撮像素子の画素ピッチに対応するように、分散して撮像素子に入射するような構造となっている。 - 特許庁

This digital signal processor is constructed of a program storage device having a plurality of blocks capable of reading/writing respective commands of the program, an access controlling device finding an address representing an existence location of the block and sequentially storing the respective commands of the program in a plurality of blocks in the program storage device and controlling access of the DSP to the block, and the DSP sequentially performing the stored commands.例文帳に追加

プログラムの各命令を読み／書き可能な複数ブロックを有するプログラム記憶装置と，プログラム記憶装置の前記複数ブロックに，ブロックの存在個所を示すアドレスを求めて，プログラムの各命令を順次格納するとともに，ＤＳＰが，ブロックへアクセスすることを制御するアクセス制御装置と，格納された命令を順次実行するＤＳＰとから構成される。 - 特許庁

The image processor provided with a plurality of data processing elements 11 divides image data to be image-processed, into a plurality of blocks, generates load attribute information related to image processing load, for every block obtained by division, and selects the data processing element 11 for carrying out image processing, for each block based on the generated load attribute information.例文帳に追加

複数のデータ処理要素１１を備える画像処理装置であって、画像処理の対象となる画像データを複数のブロックに分割し、分割により得られた各ブロックごとに、画像処理の負荷に係る負荷属性情報を生成し、この生成された負荷属性情報に基づいて、各ブロックごとに、画像処理を行うデータ処理要素１１を選択する画像処理装置である。 - 特許庁

An information processor 30 acquires and stores: processing contents data including a first data block where a plurality of processing contents instruction data to specify each processing are arrayed in the order of execution, and a second data block where parameters to be used for each processing are arrayed by each processing; and data to be processed showing data to be processed of each processing.例文帳に追加

各々の処理を特定する処理内容指示データが実行順に複数配列されている第１のデータブロックと該各処理にて用いられるパラメータが各処理毎に配列されている第２のデータブロックとを含んでいる処理内容データと各処理の処理対象となるデータを表す処理対象データとを情報処理装置３０に取得させ記憶させる。 - 特許庁

This processor has: an instruction pipeline executing a processor instruction for defining a memory access size; and a cache memory including mapping logic wherein a cache line is stored in a plurality of memory banks each having a block size larger than the memory access size and wherein a group of consecutive bits of a size equal to the memory access size is stored in different memory banks among the plurality of memory banks.例文帳に追加

本発明にかかるプロセッサは、メモリアクセスサイズを定義するプロセッサ命令を実行する命令パイプラインと、メモリアクセスサイズより大きいブロックサイズを有する複数のメモリバンクにキャッシュラインを格納し、この複数のメモリバンクのうちの異なるものに上記メモリアクセスサイズに等しいサイズの連続したビットのグループを格納するマッピングロジックを含むキャッシュメモリとを具備する。 - 特許庁

The interruption controller 100 is provided with a delay processing part to delay notification timing of a plurality of interruption requests to be periodically generated to at lest a part of the arithmetic processor so that at least a part of a plurality of interruption processings for the plurality of interruption requests to be periodically generated is processed in block by the arithmetic processor.例文帳に追加

本発明の割り込み制御装置１００は、周期的に発生する複数の割り込み要求に対する複数の割り込み処理の少なくとも一部が、演算処理装置によってまとめて処理されるように、周期的に発生する複数の割り込み要求の少なくとも一部の演算処理装置に対する通知タイミングを遅延させる遅延処理部を備える。 - 特許庁

To provide a traffic information processor, a computer program and a traffic information processing method for precisely specifying the leading position of a traffic congestion block on a road by using the information of a traffic light, and for achieving the high precision of traffic information and signal control.例文帳に追加

信号機の情報を利用して道路上の交通渋滞区間の先頭位置を精度よく特定し、交通情報及び信号制御の高精度化を可能とする交通情報処理装置、コンピュータプログラム及び交通情報処理方法を提供する。 - 特許庁

A load distribution processor in an image forming block 20 arranges a plurality of sections constituting an ultrasonic image in the order of the length of the processing time for each section, and the plurality of sections are allocated among three rendering processors 1-3 according to the order of arrangement.例文帳に追加

画像形成ブロック２０内の負荷配分プロセッサは、超音波画像を構成する複数の区画を各区画ごとの処理時間の大きさの順に配列し、その配列の順序に従って複数の区画を３つのレンダリングプロセッサ１〜３に配分する。 - 特許庁

In the method for restoring hidden characters, the image processor calculates an image block size in accordance with widths of strokes of target characters including hidden characters to be restored, and marks an original area in a target area of an input image including the target characters.例文帳に追加

隠蔽された文字の復元方法において、画像処理装置は、復元対象である隠蔽された文字を含む目標文字の筆画の幅に応じて画像ブロックサイズを算出し、目標文字を含む入力画像の目標領域において元領域を標記する。 - 特許庁

The image processor 100 outputs compressed data to a frame memory 107 when a compression ratio of a block in the preceding frame is equal to or less than a target value (when the compression ratio is high), and discards the compressed data when the compression ratio is larger than the target value (when the compression ratio is low).例文帳に追加

画像処理装置１００では、前フレーム内のブロックの圧縮率が目標値以下の場合（圧縮率が高い場合）、圧縮データをフレームメモリ１０７へ出力し、圧縮率が目標値より大きい（圧縮率が低い場合）、圧縮データを破棄する。 - 特許庁

In this scramble processor 1, discrete cosine conversion is applied to image data for each block obtained by dividing an image region, and the input of encoding data generated by respectively converting obtained coefficients on a frequency component basis to variable-length code strings is received.例文帳に追加

スクランブル処理装置１は、画像領域を分割したブロックごとに画像データに対して離散コサイン変換が施され、得られた周波数成分ごとの係数がそれぞれ可変長の符号列に変換されることで生成された符号化データの入力を受ける。 - 特許庁

In that case, the binarizing processor separately stores the error to be diffused into surrounding undetermined pixels outside the target block BL by individually dividing the error into an accessible first memory (internal RAM 21c) and a second memory (internal RAM 21d) via independent buses.例文帳に追加

この際、２値化処理部は、該着目ブロックＢＬ外の周辺の未判断画素に拡散させる前記誤差を、各々独立したバスを通じて個別にアクセス可能な第１のメモリ（内部ＲＡＭ２１ｃ）と第２のメモリ（内部ＲＡＭ２１ｄ）とに分けて格納する。 - 特許庁

In this camera image compression processor, a memory 4c divides an area in a block unit in compression coding processing with respect to a screen frame, and distortion aberration characteristic data of the superwide-angle lens 1 stepped on the basis of a selection range in motion compensation frame prediction is stored in advance in each divided area.例文帳に追加

メモリ４ｃは画面フレームに対して圧縮符号化処理におけるブロック単位でエリア分割し、その分割エリア毎に動き補償フレーム予測での選択範囲を基にステップ化した超広角レンズ１の歪曲収差特性データが予め記憶されている。 - 特許庁

An image processing method prepares cache data for color conversion by multithreads 344-347 according to a DC component 341 per processing unit block of image data when image data 316 compressed is decompressed by a decompression processor 320, and stores the data in a global range 348.例文帳に追加

圧縮された画像データ３１６を伸長処理部３２０で伸長する際に、該画像データの処理単位ブロック毎のＤＣ成分３４１に応じて、色変換用のキャッシュデータをマルチスレッド３４４〜３４７で作成し、グローバル領域３４８内に格納しておく。 - 特許庁

A block control part 101 acquires capability information indicating throughput of an image processor, determines whether the throughput indicated by the capability information indicates the set throughput or higher, and decides a predictive coding unit according to a result of this decision.例文帳に追加

ブロック制御部１０１は、画像処理装置の処理能力を示す能力情報を取得し、能力情報が示す処理能力が、設定された処理能力以上を示すか否かの判定を行い、この判定の結果に応じて、予測符号化単位を決定する。 - 特許庁

The semiconductor memory 1 is provided with a memory array 10 including a plurality of blocks 12, and a controller 11 for accessing a target block 12 to be processed based on the processing command from the information processor 2 to execute processing of target data stored therein.例文帳に追加

半導体メモリ１は、複数のブロック１２を含むメモリアレイ１０と、情報処理装置２からの処理命令に基づいて、処理命令の対象となる対象ブロック１２にアクセスして、そこに格納されている対象データの処理を実行するコントローラ１１とを有する。 - 特許庁

To provide an image processor, an image processing method and a program for suitably adjusting band width so that each element block in a structured document can be included in one band, and for reducing the external reference frequency of an object at the time of plotting to increase plotting efficiency.例文帳に追加

構造化文書中の各要素ブロックを１つのバンドに含めるようにバンド幅を好適に調整して、描画時にオブジェクトの外部参照回数を低減し描画効率を高めることができる画像処理装置及び画像処理方法並びにプログラムを提供する。 - 特許庁

A plurality of address values are stored in a prefetch address queue 25 based on past memory access and, when a request address from a processor unit in a request address register 21 is accorded with the address value, a prefetch address formed by adding a block size to the request address is output to a secondary cache as the prefetch request.例文帳に追加

プリフェッチアドレスキュー２５に、過去のメモリアクセスに基く複数のアドレス値を記憶しておき、リクエストアドレスレジスタ２１内のプロセッサユニットからの要求アドレスが、このアドレス値と一致した場合、要求アドレスにブロックサイズを加えたプリフェッチアドレスをプリフェッチ要求として二次キャッシュに出力する。 - 特許庁

To reduce an access time from each functional block to a shared memory, while reducing capacity of a cache memory when a plurality of functional blocks share one shared memory for accessing a data processor and the shared memory for example in a video camera.例文帳に追加

本発明は、データ処理装置及び共有メモリのアクセス方法に関し、例えばビデオカメラに適用して、複数の機能ブロックで１つの共有メモリを共用する構成において、キャッシュメモリの容量を削減しつつ、各機能ブロックの共有メモリへのアクセス時間を短縮する。 - 特許庁

The audio signal processor 10 is provided with an attenuator 20 for reducing the level of the audio signal AS as much as a prescribed attenuation amount and outputting the audio signal and a switch 21 for selectively switching an output from a functional block 15 for performing various audio processing and an output from the attenuator 20 and connecting the output to the speaker 3 side.例文帳に追加

オーディオ信号ＡＳのレベルを所定の減衰量だけ低減して出力するアッテネータ２０と、各種オーディオ処理を行う機能ブロック１５からの出力とアッテネータ２０の出力を選択的に切り替えてスピーカ３側に接続するスイッチ２１とを備える。 - 特許庁

Address data for controlling access is set by a group of registers 14-17 of an I/F block 13 inside a processor to write plotting data of an entire page by repeatedly accessing a band memory 18 having a memory area of data of a 1/N page with shifting an address by every 1/N.例文帳に追加

１／Ｎページ分のデータのメモリ領域を持つバンドメモリ１８に１／ＮづつアドレスをシフトさせながらＮ回のアクセスを繰り返すことでページ全体の描画データを書き込むためにアクセス制御用のアドレスデータがプロセッサ４１内部のＩ／Ｆブロック１３のレジスタ群１４〜１７により設定される。 - 特許庁

The processor 2 includes a data identification section 21 which identifies data to be transmitted from the data recording device 4 for the unit of a block, and a transfer instruction section 23 which designates address information of the protocol processing device 5 and instructs data transfer from the data recording device 4 to the protocol processing device 5.例文帳に追加

プロセッサ２は、データ記録装置４から送信されるべきデータをブロック単位で特定するデータ特定部２１と、プロトコル処理装置５のアドレス情報を指定して、データ記録装置４からプロトコル処理装置５へのデータ転送を指示する転送指示部２３と、を有する。 - 特許庁

In other words, the closed loop type delay spark control using the ion current feedback comprises an error gain generator, a proportion/integration control block, an initial set value spark timing processor, and an adaptable learning device.例文帳に追加

イオン電流フィードバックを用いる閉ループ式遅延スパーク制御は、４つの主なコンポーネント又は機能、すなわちイオン電流フィードバックを用いる閉ループ式遅延スパーク制御は、エラー・利得生成装置、比例・積分制御処理ブロック、初期設定値スパーク・タイミング・プロセッサ、及び適応学習装置からなる。 - 特許庁

The image processor includes a reliability detection section 5 for detecting reliability S of a motion vector, and a luminance control section 8 for controlling luminance data of a block in accordance with the reliability S.例文帳に追加

画像を複数のブロックに分割し、前記ブロックごとに動きベクトルを検出することにより補間フレームを作成する画像処理装置において、動きベクトルの信頼度Ｓを検出する信頼度検出部５と、信頼度Ｓに応じてブロックの輝度データを制御する輝度制御部８を有する。 - 特許庁

This processor has heating points correlated with the amount of heat generated therein provided one on each element or function block 2, and is structured so as to control the execution of the program by counting the heating points of activated elements or function blocks 2 to predict the amount of heat generated in a chip as a whole and the temperature of the chip.例文帳に追加

この発明は、素子または機能ブロック２毎に発熱量と相関関係のある発熱ポイントを設け、活性化している素子または機能ブロック２の発熱ポイントをカウントしてチップ全体の発熱量およびチップ温度を予測し、プログラムの実行を制御するように構成される。 - 特許庁

To provide an image processor whereby a processed image can be viewed in a state that a noise reduction effect and deterioration in image quality are well balanced at all times in the case of reducing noise included in a video signal and block noise caused when a signal resulting from applying high efficiency coding to the video signal is transmitted.例文帳に追加

映像信号に含まれているノイズや、映像信号を高能率符号化した信号を伝送したときに発生するブロックノイズを低減するのに祭して、常にノイズ低減効果と画質劣化のバランスが取れた状態で視聴することができる画像処理装置を提供する。 - 特許庁

When a control program executed on an optical disk control DSP (digital signal processor) 2a is in an idle state in which an operation such as access to a memory or another block and internal arithmetic operation is not performed, a reset command for shifting a flash memory 2d to a state other than writing or erasure is continuously issued to the flash memory 2d.例文帳に追加

光ディスク制御ＤＳＰ２ａ上で実行されている制御プログラムが、メモリや他のブロックとのアクセスや内部演算などの動作を行っていないアイドル状態のときは、ＦｌａｓｈＭｅｍｏｒｙ２ｄに対してＦｌａｓｈＭｅｍｏｒｙ２ｄを書き込みや消去以外の状態に遷移させるリセットコマンドを発行しつづける。 - 特許庁

An information processor includes the flash memory having the physical storage area capable of storing data in block units wherein a plurality of columns are set as a single unit; and a writing device dividing program data into a plurality of blocks; writing them into the physical storage area; writing a first error correction code imparted to each block into the physical storage area; and writing a second error correction code imparted to the program data in the flash memory.例文帳に追加

この情報処理装置は、複数のカラムを一単位とするブロック単位にデータを記憶可能な物理的な記憶領域を有するフラッシュメモリと、プログラムデータを複数のブロックに分けて前記物理的な記憶領域に書き込み、各ブロックに付与した第１のエラー訂正符号を前記物理的な記憶領域に書き込み、前記プログラムデータに付与した第２のエラー訂正符号を前記フラッシュメモリに書き込む書き込み装置とを備える。 - 特許庁

The camera processor 104 determines per block into which a screen of the photographic image is two-dimensionally divided in the horizontal direction and the vertical direction whether the photographic image is within the arrival distance of the flash light by a strobe circuit 114 and a strobe light-emitting part 3 based on distance information by a distance measurement unit 5.例文帳に追加

さらに、カメラプロセッサ１０４は、ストロボ回路１１４およびストロボ発光部３によるフラッシュ光の到達距離範囲内であるか否かを、測距ユニット５による距離情報に基づいて、撮影画像の画面を水平方向および垂直方向の２次元にブロック分割したブロック単位で判定する。 - 特許庁

To provide an image processor, an image distributing method, and a monitor system that can shorten a processing time without block rearrangement processing nor copying processing for an encoded code stream generated by compressing an image signal and can perform scalable distribution to a network in real time without using a RAM much for copying.例文帳に追加

画像信号を圧縮処理した符号化コードストリームをブロック並び替え処理やコピー処理することなく、処理時間を短縮し、コピーに必要なＲＡＭを多量に使用することなく、リアルタイムにネットワークにスケーラブル配信が可能な画像処理装置、画像配信方法、及び監視システムを提供する。 - 特許庁

In this dynamic memory managing method for performing the memory allocation and release of the data in accordance with the command from a processor, the pointer information in an address management area recording the pointer information to a memory block of the actual memory data area storing the data, is returned to a demander program for the processing of the data, as a return value.例文帳に追加

プロセッサからの指令に応じてデータのメモリ割付と解放を行う動的メモリ管理方法であって、データの処理の要求元プログラムに対して、このデータを記憶する実メモリデータ領域のメモリブロックへのポインタ情報を記録するアドレス管理領域における当該ポインタ情報を戻り値として返す。 - 特許庁

In a range- domain matching section 1012, the comparison caluculation of the range data belonging to the same class with commonly given domain block data belonging to the same class as that of the range blocks of the range data is performed in parallel by means of processor elements PF(1) to PE(n) after the range data are respectively stored in memories SRAM(1) to SRAM(n).例文帳に追加

レンジ・ドメインマッチング部１０１２では、同一のクラスに属するレンジデータがそれぞれメモリＳＲＡＭ（１）〜ＳＲＡＭ（ｎ）に格納された後、これらレンジブロックと同一のクラスに属し、かつ、共通に与えられるドメインブロックデータとの比較演算が、プロセッサエレメントＰＥ（１）〜ＰＥ（ｎ）で並列に行われる。 - 特許庁

This information processor is provided with a display control means for successively switching and displaying blocked overall information selectable by block; detail information associated with each block of the overall information; and overall information associated with the items of the detail information in a first display region and a second display region on a display screen so as to correspond to a direction that a user traces the information toward his or her target browsing information.例文帳に追加

本発明は、ブロック化されてブロック毎に選択可能な全体情報と、前記全体情報の各ブロックに対応付けられた詳細情報と、前記詳細情報の項目に関連付けられた全体情報とを、ユーザが目的とする閲覧情報に向かって情報をたどって行く方向に対応するように、表示画面上の第１の表示領域と第２の表示領域とに順次切り替えて表示する表示制御手段を有することを特徴とする情報処理装置である。 - 特許庁

This image recognition processor 20 which performs the recognition process of binarized image data has a memory 23 which stores the binarized image data, and a first binarized means 22 which divides the image data into a pixel blocks, consisting of a plurality of pixels and which binarizes the pixel block with an accumulated pixel value of the plurality of pixels and stores the value in the memory.例文帳に追加

２値化した画像データの認識処理を行う画像認識処理装置２０であって、前記２値化した画像データを格納するメモリ２３と、画像データを複数画素から成る画素ブロックに分割し、前記複数画素の累積画素値によって前記画素ブロックを２値化して前記メモリに格納する第一の２値化手段２２と、を有する。 - 特許庁

To provide an image processor and an image processing method capable of reducing processing quantity required for the recording of a still image and the storage capacity of a temporary storage means by temporarily storing the JPEG compressed data of each block at the time of successively JPEG compressing inputted still image data and recording the data while adding a restart maker to the data.例文帳に追加

入力される静止画像データを順次ＪＰＥＧ圧縮する際に、各ブロックのＪＰＥＧ圧縮データを一時記憶しておき、これにリスタートマーカを付加しながら記録することによって、静止画記録に必要な処理量と一時記憶手段の記憶容量を削減することができる画像処理装置及び画像処理方法を提供する。 - 特許庁

The method further comprises a step for parsing the block of compressed media data into data sections, a step for inserting one more data section into the first data slot not yet used if the bit length of each data section is not longer than the slot bit length (600), and a step for transferring the data frames in series through the isochronous signal interface connected with the isochronous signal processor.例文帳に追加

更にこの方法は、圧縮メディア・データのブロックをデータ区分に構文解析することを含み、各々のデータ区分の区分ビット長はスロット・ビット長以下であり、更に１つのデータ区分を第１の未使用データ・スロットに挿入し（６００）、等時性信号プロセッサに接続された等時性信号インターフェースを介してデータ・フレームを直列に転送する。 - 特許庁

The house information panel is provided with an input output block B that applies input output processing to a speech signal and a voice signal, a main control section 1 whose main component is a CPU, a signal processing arithmetic section 10 comprising a digital signal processor DSP, and a nonvolatile memory section 30 that stores various data processed by the signal processing arithmetic section 10.例文帳に追加

住宅情報盤は、通話信号及び音声信号の入出力処理を行う入出力ブロックＢと、ＣＰＵを主構成要素とする主制御部１と、ＤＳＰで構成される信号処理演算部１０と、信号処理演算部１０で取り扱う各種のデータを格納する不揮発性のメモリ部３０とを備える。 - 特許庁

To provide a mapping algorithm for efficient access to a flash memory, wherein block state information that is changed, through logical operations required by a processor is written in the flash memory, according to a predetermined state transition algorithm and the changed information is referred to upon read/write operations in a flash memory, a mapping control apparatus and a method for the flash memory.例文帳に追加

フラッシュメモリ、そのためのマッピング制御装置及び方法に関し、プロセッサから要求される論理演算により変更されるブロックの状態情報を、所定の状態遷移アルゴリズムにより、フラッシュメモリに書き込み、書き込み／読み出し演算の際に参照させる効率的なフラッシュメモリアクセスのためのマッピングアルゴリズムを提供すること。 - 特許庁