「bus interface unit」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

A host unit 1 is connected through an interface 2 with a system bus 3 which is connected with a processor 4, a program ROM 5, a working memory 6, a font ROM 7, an image memory 8, and a print engine interface 9 which is further connected with a print engine 20.例文帳に追加

上位装置１は、インタフェース２を介してシステムバス３と接続され、システムバス３には、プロセッサ４、プログラムＲＯＭ５、ワーキングメモリ６、フォントＲＯＭ７、画像メモリ８、プリントエンジンインタフェース９が接続され、プリントエンジンインタフェース９には、プリントエンジン２０が接続されて構成される。 - 特許庁

The error message transmission request control unit determines whether a circuit opposite to the interface control circuit over the serial bus should be notified about each kind of error classified, and outputs a transmission request if it determines that the circuit should be notified.例文帳に追加

エラーメッセージ送信要求制御部は、分類されたエラー種類毎にエラーをシリアルバス上で対向する回路に通知するか否かを判定し、通知すると判定した場合に送信要求を出力する。 - 特許庁

The bus interface unit of the microprocessor has an address conversion means converting a virtual address into a physical address and a memory read means reading contents corresponding to the physical address designated from a memory outside the microprocessor.例文帳に追加

マイクロプロセッサのバスインターフェイスユニットは、仮想アドレスを物理アドレスに変換するアドレス変換手段と、マイクロプロセッサ外部のメモリから指定された物理アドレスに対応する内容を読み出すメモリ読み出し手段とを含む。 - 特許庁

Allowing an external multiplex port Ethernet interface unit to use all the internal status signals via a common status bus can provide a complete prediction with respect to functions of each Ethernet port with a minimum number of external pins.例文帳に追加

全ての内部ステータス信号を、共通ステータスバスを介して、外部の多重ポートイーサネットトランシーバ装置に利用させることにより、最少の外部ピン数で、各イーサネットポートの機能に対する完全な見通しを提供する。 - 特許庁

The image processing apparatus includes: a style bus interface section 101 for receiving image data divided into a plurality of tiles; a first compression processing section 101 for compressing the image data in the unit of tiles; and an image ring output section 105 for outputting the compressed image data in the unit of tiles.例文帳に追加

本画像処理装置は、複数のタイルに分割された画像データを入力するタイルバスインタフェース部１０１と、画像データをタイル単位で圧縮する第１圧縮処理部１０３と、圧縮された画像データをタイル単位で出力する画像リング出力部１０５とを備える。 - 特許庁

When the termination of the TV application program is detected, the TV tuner/capture driver 40 sets a power saving mode on command in the register inside the bus interface & power source control circuit 203 which is arranged in the TV tuner/capture unit 123.例文帳に追加

またＴＶチューナ・キャプチャドライバ４０は、ＴＶアプリケーションプログラムが終了されたことを検出すると、パワーセーブモードオンコマンドをＴＶチューナ・キャプチャユニット１２３内に設けられたバスインタフェース＆電源制御回路２０３内のレジスタにセットする。 - 特許庁

When the starting of a TV application program is detected, a TV tuner/capture driver 40 sets a power saving mode off command in a register inside a bus interface & power source control circuit 203 which is arranged in a TV tuner/capture unit 123.例文帳に追加

ＴＶチューナ・キャプチャドライバ４０は、ＴＶアプリケーションプログラムが起動されたことを検出すると、パワーセーブモードオフコマンドをＴＶチューナ・キャプチャユニット１２３内に設けられたバスインタフェース＆電源制御回路２０３内のレジスタにセットする。 - 特許庁

A transmission frame multiple unit 17 stores a PS generated by the PS multiplexer 15 into a video data transmission channel allocation region on a transmission frame, and an audio ES separated from the PS read from the recording disc 2 into a control data/audio data transmission channel allocating region on the transmission frame; and transmits them to a bus 4 via a bus interface 18.例文帳に追加

伝送フレーム多重化部１７は、PS多重化部１５が生成したPSを伝送フレーム上の映像データ伝送チャネル割当領域に、記録ディスク２から読み出したPSから分離したオーディオのESを伝送フレーム上の制御データ/オーディオデータ伝送チャネル割当領域に格納し、バスインタフェース１８を介してバス４に送信する。 - 特許庁

A CPU part 10 comprises a communication unit 12 which communicates with an external computer 2 via communication lines 6 and 8, a CPU 14, a memory 15 in which data, calculation results, etc., necessary for the operation of the CPU 14 are stored, an external I/O interface 16, and an internal bus interface 18.例文帳に追加

ＣＰＵ部１０は、外部コンピュータ２と通信路６および８を介して通信を行う通信部１２と、ＣＰＵ１４と、ＣＰＵ１４が演算を行うのに必要なデータおよび演算結果等を記憶するメモリ１５と、外部入出力用インターフェース１６および内部バスインターフェース１８とにより構成されている。 - 特許庁

A communication unit comprises a TCP/IP application group 31, a transport layer protocol stack 32, an IP protocol stack 33 having no routing function, an Ethernet driver 34 and an Ethernet interface 35, and a driver 36 for an internal bus is connected to the Ethernet driver 34.例文帳に追加

通信ユニットは、ＴＣＰ／ＩＰアプリ群３１と、トランスポート層プロトコルスタック３２と、ルーティング機能を備えていないＩＰプロトコルスタック３３と、イーサネットドライバ３４と、イーサネットインタフェース３５と、を備え、イーサネットドライバ３４に、内部バス用のドライバ３６を接続する。 - 特許庁

A HUB unit 103 for an electric apparatus is connected to a serial interface 303 corresponding to bus power for power supply included in the electric apparatus via a first power path and supplies power to a HUB circuit 301 that mediates data communication.例文帳に追加

電気機器用ＨＵＢユニット１０３は、第１の電力経路で、電気機器が備える電源供給用のバスパワーに対応したシリアルインターフェース３０３に接続され、データ通信を仲介するＨＵＢ回路３０１に電力を供給する。 - 特許庁

The display unit comprises a display screen 122 for displaying image frames, a frame buffer 120 for buffering the image frames before they are transferred via a transfer bus 124 to the screen, and a display interface 112 for receiving image frames from the control system to the frame buffer.例文帳に追加

表示ユニットは画像フレームを表示する表示画面122と、画像フレームが転送バス124を介して画面に転送される前にバッファリングされるフレーム・バッファ120と、制御システムからフレーム・バッファに画像フレームを受信する表示インタフェース112とを備える。 - 特許庁

The architecture has a DC loop for removing DC offset from a signal component, a digital variable gain amplifier (DVGA) for providing a gain range, an automatic gain control (AGC) loop for performing a gain control relating to the DVGA and an RF/analog circuit, and a serial bus interface (SBI) unit for providing control to the RF/analog circuit via a serial bus.例文帳に追加

信号成分からＤＣオフセットを除去するＤＣループと、利得レンジを提供するデジタル可変利得増幅器（ＤＶＧＡ）と、ＤＶＧＡとＲＦ／アナログ回路に対して利得制御を行う自動利得制御（ＡＧＣ）ループと、シリアルバスを介してＲＦ／アナログ回路に対して制御を提供するシリアルバスインターフェイス（ＳＢＩ）ユニットとを有する。 - 特許庁

In the case of a cache error, the prefetch object address is temporarily stored in the prefetch mechanism 6 and the prefetch mechanism 6 reads data from an external memory through a bus interface 5 and stores the data in the data cache 3 independently of the operation of the instruction executing unit 1.例文帳に追加

キャッシュミスの場合はプリフェッチ対象アドレスを一時的にプリフェッチ機構６に蓄えておき、命令実行ユニット１の動作とは独立にプリフェッチ機構６がバスインターフェース５を通して外部メモリからデータを読み出してデータキャッシュ３にデータを格納する。 - 特許庁

By inputting information data such as the addresses of particular components 12 to 15 inside the satellite 1 via the stub cable 100 and the bus interface connector 10, the ground test unit 2 can control the satellite 1 to the same level as a data processing computer 11.例文帳に追加

地上試験装置２はスタブケーブル１００及びバスインタフェースコネクタ１０を経由して人工衛星１内部の特定のコンポーネント１２〜１５のアドレス等の情報データを入力することで、人工衛星１に対してデータ処理計算機１１と同等の制御が可能である。 - 特許庁

A direct downconversion receiver architecture has a DC loop to remove DC offset from the signal components, a digital variable gain amplifier (DVGA) to provide a range of gains, an automatic gain control (AGC) loop to provide gain control for the DVGA and RF/analog circuitry, and a serial bus interface (SBI) unit to provide controls for the RF/analog circuitry via a serial bus.例文帳に追加

信号成分からＤＣオフセットを除去するＤＣループと、利得レンジを提供するデジタル可変利得増幅器（ＤＶＧＡ）と、ＤＶＧＡとＲＦ／アナログ回路に対して利得制御を行う自動利得制御（ＡＧＣ）ループと、シリアルバスを介してＲＦ／アナログ回路に対して制御を提供するシリアルバスインターフェイス（ＳＢＩ）ユニットとを有するダイレクトダウンコンバート受信機アーキテクチャとした。 - 特許庁

The direct downconversion receiver architecture includes: a DC loop to remove DC offset from signal components; a digital variable gain amplifier (DVGA) to provide a range of gains; an automatic gain control (AGC) loop to provide gain control for the DVGA and RF/analog circuitry; and a serial bus interface (SBI) unit to provide controls for the RF/analog circuitry via a serial bus.例文帳に追加

信号成分からＤＣオフセットを除去するＤＣループと、利得レンジを提供するデジタル可変利得増幅器（ＤＶＧＡ）と、ＤＶＧＡとＲＦ／アナログ回路に対して利得制御を行う自動利得制御（ＡＧＣ）ループと、シリアルバスを介してＲＦ／アナログ回路に対して制御を提供するシリアルバスインターフェイス（ＳＢＩ）ユニットとを有するダイレクトダウンコンバート受信機アーキテクチャ。 - 特許庁

To obtain a direct down converting receiver architecture having a DC loop for removing a DC offset from a signal component, a digital variable gain amplifier (DVGA) for providing a gain range, an automatic gain control (AGC) loop for performing gain control relating to the DVGA and RF/analog circuits, and a serial bus interface (SBI) unit for providing control relating to the RF/analog circuits via a serial bus.例文帳に追加

信号成分からＤＣオフセットを除去するＤＣループと、利得レンジを提供するデジタル可変利得増幅器（ＤＶＧＡ）と、ＤＶＧＡとＲＦ／アナログ回路に対して利得制御を行う自動利得制御（ＡＧＣ）ループと、シリアルバスを介してＲＦ／アナログ回路に対して制御を提供するシリアルバスインターフェイス（ＳＢＩ）ユニットとを有するダイレクトダウンコンバート受信機アーキテクチャを提供する。 - 特許庁

The apparatus comprises: an interface for serial bus; hardware means for processing the real-time critical data packets; software means for processing the real time uncritical data packets; and a filter unit for passing the real-time critical data packets to the hardware means and passing the real time uncritical data packets to the software means.例文帳に追加

本発明による装置は、シリアルバスのためのインタフェースと、前記リアルタイムクリティカルデータパケットを処理するハードウェア手段と、前記リアルタイム非クリティカルデータパケットを処理するソフトウェア手段と、前記リアルタイムクリティカルデータパケットを前記ハードウェア手段に、前記リアルタイム非クリティカルデータパケットを前記ソフトウェア手段にわたすフィルタユニットとから構成される。 - 特許庁

In this asymmetrical digital subscriber line(ADSL) down high- speed cell bus interface protocol, an ADSL bank control unit(ABCU) can transmit an ADSL cell packet to a plurality of ADSL line units in the down direction with a high rate down throughput by flexibly and efficiently assigning a bandwidth while reducing the error probability.例文帳に追加

非対称デジタル加入者回線（ＡＤＳＬ）下り方向高速セルバスインタフェースプロトコルでは、ＡＤＳＬセルパケットを、ＡＤＳＬバンク制御ユニット（ＡＢＣＵ）から複数のＡＤＳＬ回線ユニットへ、高レートの下り方向スループットで、柔軟的かつ効率的に帯域幅を割り振り、誤りの確率を減らして、下り方向に伝送することが可能となる。 - 特許庁

The apparatus 3 (PC) for setting the printer information comprises a ROM 32, a controller 31, a RAM 33, a display unit 39, a speaker 38, an output controller 34, a keyboard 24, a mouse 22, a microphone 23, and input controller 35, an interface 36 for transmitting data to the externally connected printer 1, and a bus 37.例文帳に追加

本発明のプリンタ情報の設定装置（ＰＣ）３は、ＲＯＭ３２と、制御部３１と、ＲＡＭ３３と、表示部３９と、スピーカ３８と、出力制御部３４と、キーボード２４と、マウス２２と、マイク２３と、入力制御部３５と、外部に接続されたラベルプリンタ１との聞でデータの送受信を行うインタフェース３６と、バス３７と、を備えている。 - 特許庁