「ck control」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Thereafter, a control signal 34 is switched into a fluctuation suppression state by stopping supply of a clock signal CK to the control signal 34.例文帳に追加

その後、制御回路３４へのクロック信号ＣＫの供給を停止させて制御回路３４を変動抑制状態に切り換える。 - 特許庁

A digital control oscillation circuit 18 generates an oscillation frequency clock signal CK corresponding to the frequency control data signal DF.例文帳に追加

デジタル制御発振回路１８は周波数制御データ信号ＤＦに対応した発振周波数のクロック信号ＣＫを生成する。 - 特許庁

A clock signal ck, picture signals V40 for every R, G, B and an adding circuit control signal Ca are outputted from a control circuit 40.例文帳に追加

制御回路４０から、クロック信号ｃｋ、Ｒ，Ｇ，Ｂ毎の画像信号Ｖ４０、及び加算回路制御信号Ｃａが出力される。 - 特許庁

In the control data capture control circuit, a control data capture enable signal cd-en is set to a level H while an input load signal LD is at the level H, the content of a counter to count the number of clocks of a clock signal CK is reset.例文帳に追加

制御データ取り込み制御回路において、入力されるロード信号LDがレベルHである期間に、制御データ取り込み許可信号cd-enはレベルHに設定されるとともに、クロック信号CKのクロック数を計数するカウンタの内容がリセットされる。 - 特許庁

The voltage detecting part 12a is constituted of resistors R13, R14, a filter capacitor Ck, and a changeover switch Q3, and the end voltage of the filter capacitor Ck is outputted to the control circuit 14 as the detecting voltage Vk.例文帳に追加

電圧検出部１２ａは、抵抗Ｒ１３，Ｒ１４、平滑コンデンサＣｋ、切換スイッチＱ３により構成され、平滑コンデンサＣｋの両端電圧を検出電圧Ｖｋとして制御回路１４へ出力する。 - 特許庁

The phase control signal is inputted to the device 52 and the phase of the clock CK is adjusted so as to be a right phase.例文帳に追加

位相制御信号を位相調整器５２に入力し、クロックＣＫの位相を正しい位相となるように調整する。 - 特許庁

The timing control circuit 2 invalidates the operation of the inside clock signals CK, CKB by receiving output from the comparative circuit.例文帳に追加

タイミング制御回路２は、比較回路からの出力を受けて内部クロック信号ＣＫ，ＣＫＢの動作を無効にするものである。 - 特許庁

Switching control parts (20, 30) switch between the on and off of transistors M1, M2 on the basis of the off-signal Soff and a clock signal CK.例文帳に追加

スイッチング制御部（２０、３０）は、オフ信号Ｓｏｆｆとクロック信号ＣＫにもとづき、トランジスタＭ１、Ｍ２のオン、オフを切り替える。 - 特許庁

The data control part 40 outputs a data signal DT2 read out from the synchronous SRAM 2 in synchronization with the leading phase clock signal CK to the processor 1 as a data signal DT1 in synchronization with the clock signal CK.例文帳に追加

データ制御部４０は、位相の進んだクロック信号ＣＫに同期して同期式ＳＲＡＭ２から読み出されたデータ信号ＤＴ２を、このクロック信号ＣＫに同期してデータ信号ＤＴ１としてプロセッサ１へ出力する。 - 特許庁

The digital circuit 1 operates in accordance with a clock CK, and outputs an analog circuit control signal S1 for controlling the operation of the analog circuit 2.例文帳に追加

デジタル回路１は、クロックＣＫに従って動作し、アナログ回路２の動作を制御するためのアナログ回路制御信号Ｓ１を出力する。 - 特許庁

Upon determination of the occurrence of fixation of the first control yoke, the fixation determination section outputs a separation command Ck to a separation unit 100.例文帳に追加

固着判定部は、第１操縦桿において固着が発生したと判定すると切り離しコマンドＣｋを切り離しユニット１００に出力する。 - 特許庁

The circuit 14 detects the stoppage of the clock CK and outputs an analog circuit control signal S2 for stopping the analog circuit 2.例文帳に追加

クロック停止検出回路１４は、クロックＣＫの停止を検出してアナログ回路２の動作を停止させるアナログ回路制御信号Ｓ２を出力する。 - 特許庁

A clock control circuit 30 receives a clock signal CK and sets the activation circuit 20 to a conduction state, for a predetermined period starting from an edge timing of the clock signal.例文帳に追加

クロック制御回路３０は、クロック信号ＣＫを受け、そのエッジのタイミングから所定の期間の間、活性化回路２０を導通状態に設定する。 - 特許庁

Since a reference clock generation unit 6 generates the reference clock signal CK corresponding to the m/z of target ions under control of a control unit 30, frequency of the reference clock signal CK changes as the m/z of target ions changes, and frequency of the rectangular wave voltage and center frequency of the notch of FNF signal also change at the same ratio.例文帳に追加

基準クロック発生部６は制御部３０の制御の下に、目的イオンのm/zに応じた周波数の基準クロック信号ＣＫを生成するため、目的イオンのm/zが変わると基準クロック信号ＣＫの周波数が変化し、同じ比率で矩形波電圧の周波数、ＦＮＦ信号のノッチの中心周波数も変化する。 - 特許庁

In a control part 2, two transistor, namely, an n typ MIS transistor TN1 for receiving a clock signal CK and an N type MIS transistor TN3 for a signal of a control node nc of an inputting part 1 are connected in series.例文帳に追加

制御部２では、クロック信号ＣＫを受けるｎ型ＭＩＳトランジスタＴＮ１と、入力部１の制御ノードｎｃの信号を受けるｎ型ＭＩＳトランジスタＴＮ３とが２個直列に接続される。 - 特許庁

This invention is utilized for control of conditions of imaging such as discrimination of evaluation values HY, HC (Ylux, Ck) used for exposure control or the like so as to light up a light according to the discrimination results SJ1, SJ2.例文帳に追加

本発明は、露光制御等に利用する評価値ＨＹ、ＨＣ（Ｙｌｕｘ、Ｃｋ）を判定して、この判定結果ＳＪ１、ＳＪ２を、ライトを点灯する等の、撮像の条件の制御に利用する。 - 特許庁

A part of clock signals CK and XCK obtained from the memory control LSI 1 is fed back to the memory control LSI 1 via a wire 102a without being inputted to the DDR-SDRAM 2.例文帳に追加

メモリ制御ＬＳＩ１から取得されるクロック信号ＣＫ，ＸＣＫの一部が、配線１０２ａを介して、ＤＤＲ−ＳＤＲＡＭ２に入力されずにメモリ制御ＬＳＩ１に引き戻される。 - 特許庁

A current control circuit 11 detects that a transition edge of a delay clock CK(1) may be generated during an effective period including a transition edge of a delay clock CK(n) and controls the amount of the output current Iout of the charge pump circuit 30 in accordance with a result of the detection.例文帳に追加

電流制御回路１１は、遅延クロックＣＫ（ｎ）の遷移エッジを含む有効期間中に遅延クロックＣＫ（１）の遷移エッジが発生することを検出し、その検出結果に応じてチャージポンプ回路３０の出力電流Ｉｏｕｔの電流量を制御する。 - 特許庁

A translinear circuit 3 creates, based on the control voltage VCNTL created by the DLL circuit 2, a current related to the square of the frequency of the clock signal CK.例文帳に追加

トランスリニア回路３は、ＤＬＬ回路２が生成した制御電圧ＶＣＮＴＬに基づいて、クロック信号ＣＫの周波数の２乗の関係を持つ電流を生成する。 - 特許庁

A potential of a node CKD passing a clock signal CK through two inverter circuits INV1, INV2 is controlled to said AND/OR inverter circuit AOI2 as a control signal.例文帳に追加

このアンドオアインバータ回路ＡＯＩ２には、クロック信号ＣＫを２個のインバータ回路ＩＮＶ１、ＩＮＶ２を経たノードＣＫＤの電位が制御信号として入力される。 - 特許庁

A phase detector 6 detects the sampling phase of a personal computer signal that is sampled from the clock CK and generates a phase control signal when it deviates from a right phase.例文帳に追加

位相検出器６は、クロックＣＫによりサンプリングされたパソコン信号のサンプリング位相を検出し、正しい位相よりずれているときに位相制御信号を発生する。 - 特許庁

A detection circuit 24 detects signals CK, ICK supplied from the control device 1 to the nodes A, B respectively and outputs a voltage signal Vsig.例文帳に追加

また、コントロール装置１から接点Ａ，Ｂにそれぞれ供給された信号ＣＫ，ＩＣＫを検波し、電圧信号Ｖｓｉｇを出力する検波回路２４を設ける。 - 特許庁

For example, configuration constituted of a data fetching part BF which fetches a data input signal Din by differential amplifier configuration when a clock signal CK is at an 'H' level and a latch part LT which latches a data output signal Dout from the BF when the CK is at the 'L' level is provided with a gain control part GCTL and common node control part CMNCTL.例文帳に追加

例えば、クロック信号ＣＫが‘Ｈ’レベルの際に差動アンプ構成でデータ入力信号Ｄｉｎの取り込みを行うデータ取り込み部ＢＦと、ＣＫが‘Ｌ’レベルの際にＢＦからのデータ出力信号Ｄｏｕｔをラッチするラッチ部ＬＴからなる構成に対し、ゲイン制御部ＧＣＴＬとコモンノード制御部ＣＭＮＣＴＬを設ける。 - 特許庁

When the processor 1 makes a request to read out data, a clock control part 30 selects the clock signal CKL to supply a clock signal CK to a synchronous SRAM 2 and to a data control part 40.例文帳に追加

クロック制御部３０は、プロセッサ１からデータの読み出し要求が行われると、クロック信号ＣＫＬを選択してクロック信号ＣＫを同期式ＳＲＡＭ２へ与えると共に、データ制御部４０へ出力する。 - 特許庁

A voltage control section 12 of a comparison circuit 10 supplies a high potential voltage AVD and a low potential voltage (ground GND) to a first terminal of a capacitor C11 in response to a clock signal CK.例文帳に追加

比較回路１０の電圧制御部１２は、キャパシタＣ１１の第１端子に、クロック信号ＣＫに応答して高電位電圧ＡＶＤと低電位電圧（グランドＧＮＤ）を供給する。 - 特許庁

In the odd driver 2o, a first stage inputs a start signal IN and outputs a high level selection signal in accordance with a control signal Φ1, CK to the gate line GL1 on the first line.例文帳に追加

奇数ドライバ２ｏでは、第１段がｓｔａｒｔ信号ＩＮを入力して、制御信号Φ１、ＣＫに従ってハイレベルの選択信号を１行目のゲートラインＧＬ１に出力する。 - 特許庁

In the display control circuit 200, an operating state inspection part 24 inspects the value of the output end signal OUT as needed based on the start pulse signal SP and clock signal CK.例文帳に追加

表示制御回路２００内の動作状態検査部２４では、スタートパルス信号ＳＰとクロック信号ＣＫとに基づいて、随時、出力端信号ＯＵＴの値が検査される。 - 特許庁

By a test mode control circuit 14, the functional block 12 is shifted to the test mode from the normal operation mode during the activating process of the operation inhibiting signal EN and the receiving process of the external clock CK.例文帳に追加

テストモード制御回路１４は、動作禁止信号ＥＮの活性化中かつ外部クロックＣＫの受信中に機能ブロック１２を通常動作モードからテストモードに移行させる。 - 特許庁

These control commands, added with channel data and as serial data SD, are supplied from each of computers 40 and 50 to a serial interface circuit 15, in synchronization with timing signals CK.例文帳に追加

これらの制御コマンドは、チャンネルデータが付加されてシリアルデータＳＤとして、各マイクロコンピュータ４０，５０からクロック信号ＣＫに同期してシリアルインターフェース回路１５に供給される。 - 特許庁

To dilute lubricating oil in a crankcase CK by scraping injected fuel adhered on an inner wall of a combustion chamber 16 using a piston 30 into the crankcase CK when injecting fuel for regeneration control of a DPF 38a by a fuel injection valve 20 into the fuel chamber 16.例文帳に追加

ＤＰＦ３８ａの再生制御のための燃料を燃料噴射弁２０によって燃焼室１６に噴射する場合、噴射された燃料が燃焼室１６の内壁に付着し、これがピストン３０によってクランクケースＣＫに掻き落とされることで、クランクケースＣＫ内の潤滑油が希釈されること。 - 特許庁

A clock input circuit 13 is provided with a NAND circuit NAND 0 to which power is supplied even in the standby mode and performs the gate control of a clock signal CK by a standby mode signal RET.例文帳に追加

クロック入力回路１３は、スタンバイモードにおいても電源が供給され、スタンバイモード信号ＲＥＴによってクロック信号ＣＫをゲート制御するＮＡＮＤ回路ＮＡＮＤ０を備える。 - 特許庁

Through the switching control of the switches 17a and 17b by the pulse (f), clocks CK1 and CK2 are taken in to the stage D-FF13 as internal clocks CK and CKX.例文帳に追加

そして、この選択クロック制御パルス（ｆ）によってスイッチ１７ａ，１７ｂをスイッチング制御することで、クロックＣＫ１，ＣＫ２を自段のＤ‐ＦＦ１３の内部クロックＣＫ，ＣＫＸとして取り込むようにする。 - 特許庁

A device driver part specifies an image processing part in which a command control unit is connected to a print command control unit through the communication cable, supplies the image processing part with YM image data and supplies image processing parts other than that with CK image data.例文帳に追加

デバイスドライバ部は、通信ケーブルを介してコマンド制御部がプリントコマンド制御部に接続された画像処理部を特定し、その画像処理部に対してはＹＭの画像データを供給し、それ以外の画像処理部に対してはＣＫの画像データを供給する。 - 特許庁

When a control signal CK(36) is low and a control signal CKb(37) is high, an input signal D(11) is applied to the inverter 14 of a latch cell 13 through a switch 12, the output signal of the inverter 14 is reversed by an inverter 16 as the output of the latch cell 13 and becomes a shift output Q0(17).例文帳に追加

制御信号ＣＫ(36)がＬで制御信号ＣＫb(37)がＨのとき、スイッチ12を経て入力信号Ｄ(11)はラッチセル13のインバータ14に加えられ、インバータ14の出力信号がラッチセル13の出力としてインバータ16で反転されてシフト出力Ｑ0(17)となる。 - 特許庁

A timer 26 is set to a frequency dividing ratio by a control signal of the CPU 22, and frequency-divides a clock CK based on the frequency dividing ratio and outputs a timing signal S26a of the same frequency as fs.例文帳に追加

タイマ２６は、ＣＰＵ２２の制御信号Ｓ２２によって分周比が設定され、該分周比に基づき、クロックＣＫを分周して周波数ｆｓと同一周波数のタイミング信号Ｓ２６ａを出力する。 - 特許庁

The three-value switching section 420 switches three input signals in accordance with two-bit control signals SW1, SW2 and inputs one selected signal to a clock terminal CK of the post-state flip-flop 410.例文帳に追加

３値切替部４２０は、２ビットの制御信号ＳＷ１，ＳＷ２に従って３つの入力信号を切り替えて、選択した１つの信号を後段のフリップフロップ４１０のクロック端子ＣＫに入力する。 - 特許庁

A filter signal fil outputted from a buffer size determining circuit 21 along with a buffer size control signal Pz is synchronized with a clock signal CK for controlling data output thus generating a filter signal fck.例文帳に追加

バッファサイズ決定回路２１からバッファサイズ制御信号Ｐｚとともに出力されたフィルター信号ｆｉｌを、データ出力を制御するクロック信号ＣＫに同期させることでフィルター信号ｆｃｋを生成する。 - 特許庁

In data D1-Dn as control signals from latch circuits 146-1 to 146-n, data presenting input data DATA, a strobe signal STROBE and a clock signal CK are supplied to the D/A converter 147.例文帳に追加

ラッチ回路１４６-1〜１４６-nからのコントロール信号としてのデータＤ1〜Ｄnのうち、入力データＤＡＴＡ、ストローブ信号ＳＴＲＯＢＥおよびクロック信号ＣＫを表すデータをＤ／Ａコンバータ１４７に供給する。 - 特許庁

According to a control command, the image processing part transmits the image data supplied by the device driver part to a YM print communication part or a CK print communication part of the printer connected to the image processing part through the communication cable.例文帳に追加

画像処理部は、制御コマンドに従って、デバイスドライバ部によって供給された画像データを、通信ケーブルを介して自身と接続されたプリント装置のＹＭプリント通信部又はＣＫプリント通信部に送信する。 - 特許庁

In such a case, when a frequency of an IF signal is obtained, an AFC operation is started, and a gate control circuit 121 counts a clock CK supplied from a crystal oscillator 131 via an oscillation control circuit 122 to generate a gate time corresponding to tuning information or the like.例文帳に追加

この際、ＩＦ信号の周波数が得られるとＡＦＣ動作が開始され、ゲート制御回路１２１は、発振制御回路１２２を介してクリスタル発振器１３１から供給されるクロックＣＫをカウントすることにより、選局情報などに応じたゲート時間を生成する。 - 特許庁

Based on a first start signal Ss1 and a first halt signal Sh1, a clock signal control circuit 11a outputs a clock signal CK from a testing device, as a first internal clock signal ICK1, to an internal circuit 12a, a BIST circuit 13a and a delay control circuit 14a.例文帳に追加

クロック信号制御回路１１ａは、第１開始信号Ｓｓ１及び第１休止信号Ｓｈ１に基づいて、試験装置からのクロック信号ＣＫを第１内部クロック信号ＩＣＫ１として内部回路１２ａ、ＢＩＳＴ回路１３ａ、遅延制御回路１４ａに出力する。 - 特許庁

Clock signals CK of N pieces and control signals D_ENA are inputted to the control circuit 54, and the circuit 54 supplies respectively the clock signal for shifting to the transfer elements of N stages out of M stages and further supplies a fixed logical signal for skipping to the transfer element of (M-N) stages.例文帳に追加

制御回路５４は、一サイクル中にＮ個のクロック信号ＣＫと、制御信号Ｄ_ＥＮＡとが入力され、制御信号に基づいて、Ｍ段の中のＮ段の転送素子にシフト用クロック信号を、（Ｍ−Ｎ）段の転送素子にスキップ用固定論理信号をそれぞれ供給する。 - 特許庁

A j-th stage (j=2-n) inputs a signal supplied from the even driver 2e through the gate lines GL (2j-2) and outputs a high level selection signal to the gate lines GL (2j-1) in accordance with the control signal Φ1, CK.例文帳に追加

第ｊ段（ｊ＝２〜ｎ）が偶数ドライバ２ｅからゲートラインＧＬ（２ｊ−２）を介して供給される信号を入力して、制御信号Φ１、ＣＫに従ってハイレベルの選択信号をゲートラインＧＬ（２ｊ−１）に出力する。 - 特許庁

In a memory 22, a frequency control data signal DF is stored so as to acquire a desired oscillation frequency clock signal CK corresponding to a plurality of specified temperature data signals DT in a use environment of the oscillation apparatus 10.例文帳に追加

メモリ２２には、発振装置１０の使用環境の複数の所定における温度データ信号ＤＴに対して所望の発振周波数のクロック信号ＣＫが得られるような周波数制御データ信号ＤＦが記憶されている。 - 特許庁

If an operation control signal EN is provided, a frequency dividing clock generator 10 outputs a clock signal CK1 having the same frequency as that of a reference clock signal CK and clock signals CK2-CK5 obtained by frequency-dividing the signal CK1 into 1/2, 1/4 and so forth.例文帳に追加

動作制御信号ＥＮが与えられると、分周クロック生成部１０から、基準クロック信号ＣＫと同じ周波数のクロック信号ＣＫ１とこれを１／２，１／４，…に分周したクロック信号ＣＫ２〜ＣＫ５が出力される。 - 特許庁