「clock generators」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The clock-generating circuit has a programmable delayed reference clock-signal circuit to generate a plurality of delayed reference clock signals, and a plurality of delayed clock-signal generators operably connected to the programmable delayed reference clock-signal circuit to generate a clock signal of no overlapping operation.例文帳に追加

複数の遅延された基準クロック信号を生成するプログラム可能な遅延基準クロック信号回路と、プログラム可能な遅延基準クロック信号回路と動作可能に接続され、オーバーラップしないクロック信号を発生する複数の遅延クロック信号発生器とを含む。 - 特許庁

At least one of the first and second waveform generators 1a, 1b has a division circuit 161 for generating a test clock by dividing a clock pulse after the arbitrary clock pulse is masked.例文帳に追加

第１及び第２の波形生成器１ａ、１ｂの少なくとも一方は任意のクロックパルスがマスクされた後のクロックパルスを分周することでテストクロックを生成する分周回路１６１を有する。 - 特許庁

A modulated signal generator 12 generates pseudo random noise, and modulates the frequencies of the clock signals generated from clock generators 6, 11 by the generated noise.例文帳に追加

変調信号発生器１２は疑似ランダムノイズを発生し、発生したノイズによって上記のクロック発生部６，１１から発生するクロック信号の周波数を変調している。 - 特許庁

To provide an oscillator which can be suitably used in phase lock loop clock generators etc., and to provide a method of generating an oscillating signal.例文帳に追加

位相同期ループクロック発生器等に好適に使用できるオシレータ及びオシレーティング信号を生成する方法を提供する。 - 特許庁

Reference pulse generators 29, 30 generate a series of reference pulses RP, each of which has a duration equal with a fraction of the IF clock period.例文帳に追加

基準パルス発生器29,30が、ＩＦクロックの周期の分数に等しい持続時間をもつ一連の基準パルスRPを生成する。 - 特許庁

To maintain a phase relationship between output signals of first and second signal generators even when a sampling clock frequency is changed.例文帳に追加

サンプリング周波数変更時も、第１及び第２信号発生装置の出力信号間の位相関係を維持できるようにする。 - 特許庁

The first and second signal generators are coupled by a dedicated cable, and a sampling clock, a sequence clock, and a trigger/event signals are provided by a first signal generator to the second signal generator.例文帳に追加

第１及び第２信号発生装置は、専用ケーブルで結合され、サンプリング・クロック、シーケンス・クロック、トリガ／イベント信号が第１信号発生装置から第２信号発生装置に供給される。 - 特許庁

When starting a circuit after reset, such as power-on, the clock transfer circuit automatically recognizes a difference of two clock frequencies to be used at that time through reference signal generators 11 and 12 and clock frequency ratio determination parts 13 and 14.例文帳に追加

クロック乗せ替え回路は、例えば、電源投入時等のリセット実施後の回路立ち上げの段階で、その時に使用する２つのクロック周波数差を、基準信号生成部１１，１２及びクロック周波数比判定部１３，１４により自動的に認識する。 - 特許庁

Each of the pulse generators varies timing provided to change the falling edge of the clock signal, which defines an endpoint of an input operating period of each level sense type sequence circuit.例文帳に追加

パルス生成回路は、レベルセンス型順序回路の入力動作期間の終点を規定するクロック信号の立ち下がりエッジの変化タイミングを可変とする。 - 特許庁

A single CPU is driven by clock pulse generators of different frequencies, and when the CPU is in a sleep state, the CPU performs time counting processing or the like with a low frequency clock pulse generator, and when the CPU is in a wake-up state, the CPU performs the time counting processing and other signal processing based on the clock pulses from a high frequency clock pulse generator.例文帳に追加

１つのＣＰＵを異なる周波数のクロックパルス発生回路で駆動し、ＣＰＵがスリープ状態のとき、低い周波数のクロックパルス発生回路で計時処理等を行い、またウェークアップ時には高い周波数のクロックパルス発生回路からのクロックパルスに基づいて計時処理、その他の信号処理を行う。 - 特許庁

Each of the delayed clock-signal generators includes a latch or a flip-flop circuit to control the delay in the rise edge of the clock signal for outputting a first signal, another latch or flip-flop circuit to control the delay in the fall edge of the delayed clock signal for outputting a second signal, and a logic circuit to generate the clock signal from the first and the second signals.例文帳に追加

各遅延クロック信号発生器は、クロック信号の立ち上がりの遅延を制御し第１の信号を出力するラッチまたはフリップフロップと、遅延されたクロック信号の立ち下がりエッジの遅延を制御し第２の信号を出力するもう一つのラッチまたはフリップフロップと、第１および第２の信号からクロック信号を発生する論理回路とを含む。 - 特許庁

Respective pseudo-random number bit sequence generators 3a to 3c inside an error-rate measuring apparatus 1 generate transmission data (a) to (c) on the basis of clock pulses which are input from a clock generator 2, and they are output to digital modulation parts 4a to 4c connected at the outside.例文帳に追加

エラーレート測定装置１内の各擬似乱数ビット列発生器３ａ〜ｃは、クロック発生器２から入力されるクロックパルスに基づいて送信データａ〜ｃを生成し、外部に接続されたデジタル変調部４ａ〜ｃに出力する。 - 特許庁

A CPU 5 decides a minimum power supply voltage at which this apparatus can be operated and a frequency of a clock signal on the basis of a setting value stored in a ROM 36 and controls the voltage and the frequency of the clock signal outputted from clock generators 1-23 and regulators 28-32 supplying the clock signal and the power supply voltage to each controller.例文帳に追加

ＣＰＵ５は、設定された動作モードと解像度及びフレームレートにより、この装置が動作可能な最低限の電源電圧、クロック信号の周波数をＲＯＭ３６に格納された設定値を基に決定し、これら各コントローラにクロック信号や電源電圧を供給する各クロック発生器１９〜２３、レギュレータ２８〜３２の出力するクロック信号の周波数、電圧値を制御する。 - 特許庁

In such a manner, even if clock signal components of the clock generators 6, 11 are mixed into a video signal before A-D conversion, the components are dispersed by the pseudo random noise, therefore, they cannot be confirmed at a fixed frequency as interference fringes.例文帳に追加

これによって、例え、上記のクロック発生部６，１１のクロック信号成分がＡ／Ｄ変換前の映像信号に混入したとしても、その成分が疑似ランダムノイズで拡散されているため、干渉縞として一定のところに確認できないものとなる。 - 特許庁

In the asynchronous signal transmission system for transmitting signals between asynchronous signal transmitters operating with synchronous clocks, reference timing generators 11, 21 generate timing that becomes a base point for reading values from transmission control registers 14, 24 and reception control registers 15, 25 with a reference clock C0 as a base.例文帳に追加

基準タイミング生成部１１，２１は基準クロックＣ０を基にして送信制御レジスタ１４，２４及び受信制御レジスタ１５，２５から値を読出す基点となるタイミングを生成する。 - 特許庁

When the same clock is supplied to the D0 to Dn of the code series generators 101a and 101b in this state, code series α and β of M series having cycles 2n+1-1 are generated at the same time.例文帳に追加

この状態で、各符号系列生成器１０１ａ，１０１ｂの各Ｄ０〜Ｄｎに同一のクロックを与えると、周期２^n+1−１のＭ系列の各符号系列α，βが同時に生成される。 - 特許庁

The drive signal generators change respective time lengths of the excitation drive signals, by an excitation frequency that is a fraction of a clock signal in a system clock oscillator, that is under the control of a null bias regulation circuit 30 in a controller 28, so as to generate the excitation drive signals having different time widths.例文帳に追加

駆動信号発生器は、コントローラ２８中のヌル・バイアス調整回路３０の制御の下で、システム・クロック発振器のクロック周波数の端数である励起周波数によって励起駆動信号のそれぞれの時間長を変化させて、異なる時間幅を有する励起駆動信号を発生する。 - 特許庁

Timing clocks CKa and CKb to be outputted from timing generators 113 and 121 at camera main body 110 side and a camera ahead 120 side are phase-compared, and a clock generator 111 is controlled according to the phase compared output.例文帳に追加

カメラ本体１１０側及びカメラヘッド１２０側の各タイミング発生器１１３，１２１から出力されるタイミングクロックＣＫａ，ＣＫｂを位相比較し、その位相比較出力によりクロック発生器１１１の制御を行う。 - 特許庁

The address generators 540 and 550 generate a writing address for writing a video signal in response to a first clock signal synchronizing with an input video signal, and generates a reading address for reading a video signal in response to a second clock signal having fixed frequencies, and compares the writing address with the reading address in response to first and second comparator signals.例文帳に追加

アドレス生成器は入力映像信号に同期する第１クロック信号に応答して映像信号を書込むための書込みアドレスを発生させ、固定された周波数を有する第２クロック信号に応答して映像信号を読出すための読出しアドレスを発生させ、第１、第２比較信号に応答して書込みアドレスと読出しアドレスとを補正する。 - 特許庁

This system comprises frequency generators (18, 52, 104, 112, 156) for supplying a clock signal with a frequency, based on operating voltage and controllers (14, 62, 102, 152) for supplying a control signal for regulation of the operating voltage.例文帳に追加

動作電圧に基づいて変化する周波数を有するクロック信号を供給する周波数発生器（１８，５２，１０４，１１２，１５６）と、前記クロック信号の周波数に対する調整に基づいて前記動作電圧を調整するための制御信号を供給するコントローラ（１４，６２，１０２，１５２）とを備える。 - 特許庁