「column shift」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

By means of the position shift means 102, the position of the light emitting body array 101 is shifted for a specified quantity (d/2) in the column direction in a range of an arrangement pitch (d) of the light emitting elements 2, when light emission (solid scan) is conducted at the original position before shifting and at the position after shifting.例文帳に追加

位置シフト手段１０２により、発光体アレイ１０１の位置を、発光素子２の配列ピッチｄの範囲内でその並び列の方向に所定量（ｄ／２）シフトさせるが、そのとき、シフトさせない本来の位置とシフト位置とで発光（固体走査）を行う。 - 特許庁

A column shift lever 23 is provided so as to be rotatable around a second central axis O2 intersecting with a first central axis O1 around which a steering wheel 10 is rotated, and is formed such that a movement locus of a grip 24 during the rotation becomes arcuate.例文帳に追加

コラムシフトレバー２３は、ステアリングホイール１０の回転中心軸である第１の中心軸Ｏ１と交差する第２の中心軸Ｏ２を中心として回転可能に設けるとともに、そのときのグリップ２４の移動軌跡が円弧状になるように形成した。 - 特許庁

Thereafter, the A/D converter 28B successively outputs the digital signal under the control of a column scan shift register 24B after read of the signal of the row signal to noise control circuits 27A and 27B, and the A/D converter 28A converts the signal of the next row to a digital signal.例文帳に追加

この後、次のロウの信号を雑音制御回路２７Ａ，２７Ｂに読み出したのち、Ａ／Ｄコンバータ２８Ｂはカラムスキャンシフトレジスタ２４Ｂの制御下でデジタル信号を順次出力し、同時にＡ／Ｄコンバータ２８Ａは次のロウの信号をデジタル信号に変換する。 - 特許庁

In the U.S., a major soybean exporter, production of soybeans has decreased due to a shift to production of corn, but onthe South American continent, especially in Brazil, production and export systems of soybeans are being improved. Thus, we notice changes in the supply structure (see Column Figure 28-1).例文帳に追加

大豆の一大輸出国である米国では、トウモロコシへの作付転換によって大豆生産が減少していたが、南米大陸、とりわけブラジルでは大豆の生産・輸出体制が整備されるなど、供給構造の変化が起こっている（コラム第28-1図）。 - 経済産業省

In a fixed shift redundancy circuit of a semiconductor memory, the address latch circuits CFDLTC<0>-<3> provided corresponding to each of the relief areas <0>-<3> to store the defective column address share a read side switch and a write side switch.例文帳に追加

半導体メモリの固定式シフトリダンダンシ回路において、複数の救済エリア<0> 〜<3> にそれぞれ対応して不良カラムアドレスを記憶するために設けられているアドレスラッチ回路CFDLTC<0> 〜<3> が、読み出し側スイッチおよび書込み側スイッチを共有することにより、複数の救済エリアでデータバッファ２１の共有を実現する。 - 特許庁

The shift operation members 15d, 15n, 15r reach to an intermediate position insertably opposed to the opening 16 by rotating it in a direction leaving from a surface of the steering column 12 making the shaft 17 as a center in the hanging down state that the shaft 17 is engaged with one end of the long hole 15a.例文帳に追加

シフト操作部材１５ｄ，１５ｎ，１５ｒは、軸１７が長孔１５ａの一端に係合する吊り下げ状態にあって、軸１７を中心としてステアリングコラム１２の表面から離間する方向へ回転させることにより開口部１６へ挿入可能に対向する中間位置に至る。 - 特許庁

Three shift operation members 15d, 15n, 15r are insertably formed to an opening 16 of a steering column and are provided rotatably making a shaft 17 penetrated through a long hole 15a penetrated therethrough and slidably in a direction extending with the long hole 15a.例文帳に追加

３つのシフト操作部材１５ｄ，１５ｎ，１５ｒは、ステアリングコラム１２の開口部１６に挿入可能に形成されるとともに、それらを貫通する長孔１５ａに挿通される軸１７を中心として回転可能に且つ長孔１５ａの延びる方向へスライド可能に設けた。 - 特許庁

The data line switching circuit 105 comprises an IO shift decoder 108 decoding a column address and position information about a defective data line and an IO selecting section 107 shifting connection between a data input/output pin and a data line replacing a defective data line in accordance with a decoding result.例文帳に追加

データ線切替回路１０５は、カラムアドレスと不良データ線に関する位置情報とをデコードするＩＯシフトデコーダ１０８と、デコード結果に応じて不良データ線を置換しながらデータ入出力ピンとデータ線との接続をシフトさせるＩＯ選択部１０７とを含む。 - 特許庁

A set of partial products found by multiplying a constant and a given value are added by an adder 1, and the result therefrom is shifted by a predetermined bit number in a shift correction circuit 2, so as to generate addition results of another set of partial products of the same bit column as that of the first set of partial products.例文帳に追加

定数と任意の値との乗算で得られる１組の部分積を加算器１で加算し、その結果をシフト補正回路２で所定ビット数シフトすることにより、この１組の部分積と同じビット列からなるもう１組の部分積の加算結果を生成する。 - 特許庁

An A/D converter 28A converts the signal stored in the noise control circuit 27A to a digital signal and successively sends it to an output OUT under the control of a column scan shift register 24A, and an A/D converter 28B converts the signal stored in the noise control circuit 27B to a digital signal.例文帳に追加

Ａ／Ｄコンバータ２８Ａは雑音制御回路２７Ａの蓄える信号をデジタル信号に変換した後、カラムスキャンシフトレジスタ２４Ａの制御下で出力ＯＵＴに順次送出し、同時にＡ／Ｄコンバータ２８Ｂは雑音制御回路２７Ｂの蓄える信号をデジタル信号に変換する。 - 特許庁

An electronic control device receives the radio waves transmitted from the transponder 31 of the shift lever 30 fitted to the steering column 11, collates an identification code included in the transmitted radio wave with the identification code stored therein in advance, and permits the start of an engine when the collation is established.例文帳に追加

そして、電子制御装置は、ステアリングコラム１１に装着されたシフトレバー３０のトランスポンダ３１からの送信電波を受信するとともに、当該送信電波に含まれる識別コードと自身に予め記憶された識別コードとを照合し、その照合が成立したときには、エンジンの始動を許可するようにした。 - 特許庁

To improve a linkage between a driver's seat and an HST device and to simplify the linkage for improving maintainability in a farm working machine mounting the HST device for steering and traveling and an engine transmitting power to the HST device on a machine body rear part and arranging a steering wheel and a main shift lever on an operation column of a machine body front part.例文帳に追加

操向用及び走行用のＨＳＴ装置と該ＨＳＴ装置に動力を伝えるエンジンを機体後部に搭載し、ハンドル及び主変速レバーを機体前部の操作コラムに配置した農作業機において、運転席とＨＳＴ装置との間のリンク機構を改良し、該リンク機構を簡素化してメンテナンス性の向上を図ることを課題とする。 - 特許庁

This encoder 1 performs vertical-column concatenate folding arithmetic where an encoding ratio is '2/3' to inputted 2-bit input data D1 to convert it to 3-bit coded data D4 and maps it to be the transmission symbol of a 8 PSK(8-Phase Shift Keying) modulation system to output it is one encoding transmission symbol D5 of three-bits.例文帳に追加

この符号化装置１は、入力した２ビットの入力データＤ１に対して、符号化率が“２／３”の縦列連接畳み込み演算を行い、３ビットの符号化データＤ４に変換し、８ＰＳＫ（８−Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調方式の伝送シンボルにマッピングして３ビットの１つの符号化伝送シンボルＤ５として出力する。 - 特許庁

The apparatus includes at least one index generator for generating row indexes of "1"s, which indicate row positions of the "1"s in each column of the parity check matrix, wherein the index generator is implemented by utilizing a modular shift register generator that generates a row index of a "1" at each clock.例文帳に追加

パリティチェック行列のそれぞれの列ごとに、要素が１である行のインデックスを表す要素１行インデックスを生成する一つ以上のインデックス生成部を備え、インデックス生成部は、一つのクロックごとに、一つの要素１行インデックスを生成するモジュラーシフトレジスタ生成器を利用して具現されることを特徴とするパリティチェック行列の生成装置である。 - 特許庁