「common-emitter circuit」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A collector terminal of an IGBT 27 is connected to an output terminal and an emitter terminal of the IGBT 27 is connected to a common sustain circuit through a virtual ground line, respectively.例文帳に追加

IGBT２７のコレクタ端子は出力端子に、エミッタ端子は仮想グランドラインを通じて共通サステイン回路１に夫々接続される。 - 特許庁

Emitters of transistors Q1 and Q2 constituting an amplification stage of a booster circuit 2 of a laser driving circuit are connected in common through emitter resistors Re1 and Re2 and a driving current driving a laser diode LD is output from the common emitter side.例文帳に追加

レーザ駆動回路のブースター回路２の増幅段を構成するトランジスタＱ１，Ｑ２のエミッタをそれぞれのエミッタ抵抗Ｒｅ１，Ｒｅ２を介して共通にし、この共通エミッタ側からレーザダイオードＬＤを駆動する駆動電流を出力する。 - 特許庁

The negative resistance circuit N comprises a first stage circuit being a C-E split circuit composed of an npn transistor Q1 and a second stage circuit being a common emitter amplifier circuit composed of a pnp transistor Q1.例文帳に追加

負性抵抗回路Ｎは、１段目の回路がｎｐｎトランジスタＱ_１から成るＣ−Ｅ分割形回路で、２段目の回路がｐｎｐトランジスタＱ_２から成るエミッタ接地形増幅回路である。 - 特許庁

A subcontrol circuit 21 disposed in a subcontrol board 20 outputs a common subcontrol signal to common subcontrol signal input terminals C51a-C51h of a light emitter board 50 through a common subcontrol signal line and common subcontrol signal output terminals C21a-C21h.例文帳に追加

副制御基板２０に配設されている副制御回路２１は、共通副制御信号を、共通副制御信号線、共通副制御信号出力端子Ｃ２１ａ〜Ｃ２１ｈを介して発光器基板５０の共通副制御信号入力端子Ｃ５１ａ〜Ｃ５１ｈに出力する。 - 特許庁

This common-emitter differential transistor circuit is provided with a first differential transistor circuit 11, a grounded base transistor circuit 12, and a second differential transistor circuit 13.例文帳に追加

エミッタ共通差動トランジスタ回路は、第１の差動トランジスタ回路１１と、ベース接地トランジスタ回路１２と、第２の差動トランジスタ回路１３とを有する。 - 特許庁

Then a frequency component suppression circuit 104 is interposed between a common emitter of the differential pair circuit and a current supply terminal of the current source circuit 103 to allow the circuit 106 to suppress the frequency component affecting the output frequency.例文帳に追加

そこで、差動対回路の共通エミッタと電流源回路１０３の電流供給端との間に周波数成分抑圧回路１０４を介在させ、この回路１０６で出力周波数に影響する周波数成分を抑圧する。 - 特許庁

The transistor Q2 configured to be a common base amplifier circuit in a circuit block B amplifies an emitter output of the transistor Q1 and its collector output is positively fed back in phase to a base circuit (or collector).例文帳に追加

回路ブロックＢは、ベース接地形増幅回路に構成されたトランジスタＱ２でトランジスタＱ１のエミッタ出力を増幅し、このコレクタ出力をベース回路（またはコレクタ）に同相で正帰還させる。 - 特許庁

The oscillator circuit is characterized in that a signal of the oscillation circuit is fed to a base input transistor and an emitter output of the transistor is fed to a common base amplifier circuit.例文帳に追加

本発明は、発振回路の信号をベース入力型のトランジスタに供給すると共に、該トランジスタのエミッタ出力をベース接地型増幅回路に供給した構成にしたことを特徴とする。 - 特許庁

Inputs to and outputs from amplifiers 6 and 8 and an integrated amplifying circuit 12 are so connected as to sequentially amplify high frequency signals, and output signals of the integrated amplifying circuit 12 are received by a common emitter-connected double emitter transistor 20 at its base electrode, amplified thereby and outputted from its collector electrode, while its emitter electrodes 20e1 and 20e2 are connected to a ground potential point.例文帳に追加

高周波信号を順に増幅するように増幅器６、８、集積増幅回路１２の入出力が接続され、集積増幅回路１２の出力信号をエミッタ共通接続のダブルエミッタトランジスタ２０がベース電極に受けて増幅し、コレクタ電極から出力し、エミッタ電極２０ｅ１、２０ｅ２が接地電位点に接続されている。 - 特許庁

A parallel circuit comprising a resistance for coping with noise 19 and a diode for coping with noise 18 whose anode is connected to the emitter of the IGBT element 13 and whose cathode is connected to the trigger transformer 16 is connected between the common terminal of the trigger transformer 16 and the emitter of the IGBT element 13.例文帳に追加

このトリガトランス１６の共通端子とＩＧＢＴ素子１３のエミッタ間には、アノードをＩＧＢＴ素子１３のエミッタに、カソードをトリガトランス１６に接続したノイズ対策用ダイオード１８とノイズ対策用抵抗１９から成る並列回路が接続されている。 - 特許庁

A common base of the first push-pull emitter follower circuit 1 is connected to a control terminal CNT 1 to which a prescribed rectangular wave is given via a transistor TR 5, and a common base of the second push-pull emitter follower circuit 2 is connected to a control terminal CNT 2 to which a prescribed rectangular voltage is given via the transistor TR 5.例文帳に追加

第１プッシュプルエミッタフォロワ回路１の共通ベースはトランジスタＴＲ５を介して所定の矩形波が入力されるコントロール端子ＣＮＴ１に接続され、第２プッシュプルエミッタフォロワ回路２の共通ベースはトランジスタＴＲ５を介して一定電圧が入力されるコントロール端子ＣＮＴ２に接続されている。 - 特許庁

The operational amplifier includes: a first amplifier section including a differential pair, a common base amplifier circuit in cascade connection to the differential pair, and an active load; a second stage amplifier section including an emitter follower circuit and a constant load circuit; and a third stage amplifier section including a source follower circuit or an emitter follower circuit.例文帳に追加

差動対と、当該差動対にカスコード接続されたベース接地増幅回路と、アクティブ負荷を含む初段増幅部と、エミッタフォロア回路と定電流負荷回路を備えたインバータを含む２段目増幅部と、ソースフォロア回路又はエミッタフォロア回路を含む３段目増幅部を備えた演算増幅器。 - 特許庁

An oscillation circuit 1 is a pierced oscillation circuit comprised of a crystal vibrator X1, an oscillation loop formed of capacitors C1, C2 and C3 and an oscillation transistor Q1, and an osicillation circuit output is amplified by a base grounded amplifier circuit 2 constructed of a transistor Q2 having an emitter of potential in common with an emitter of the oscillation transistor Q1.例文帳に追加

発振回路１は水晶振動子Ｘ１、コンデンサＣ１、Ｃ２、Ｃ３により形成される発振ループと、発振用のトランジスタＱ１とで構成されるピアース型発振回路とし、前記発振用トランジスタＱ１のエミッタと共通の電位のエミッタをもつトランジスタＱ２によるベース接地型の増幅回路２で発振回路出力を増幅する。 - 特許庁

The collector terminals of two emitter/follower transistors Q21a and Q22a of an emitter/follower circuit EF1a of a master circuit MASa are respectively connected to the collector terminals of two transistors Q31a and Q32a of the differential pair of a clocked invertors circuit CS2a of a slave circuit SLAa and the common connection of load resistances R31a and R32a.例文帳に追加

マスター回路ＭＡＳａのエミッタフォロア回路ＥＦ１ａの２個のエミッタフォロアトランジスタＱ２１ａ，Ｑ２２ａのそれぞれのコレクタ端子を、スレーブ回路ＳＬＡａのクロックトインバータ回路ＣＳ２ａの差動対の２個のトランジスタＱ３１ａ，Ｑ３２ａのコレクタ端子と負荷抵抗Ｒ３１ａ，Ｒ３２ａの共通接続点にそれぞれ接続した。 - 特許庁

The differential amplifier circuit is provided with a 1st load circuit 11 of a 1st transistor (TR) Q11 and a 2nd TR Q12 having a common emitter, a 3rd load circuit 14 of a constant current source 13 and a collector voltage boosting circuit 20A connected between both the load circuits 11, 14.例文帳に追加

共通エミッタを持つ第１のトランジスタ及び第２のトランジスタの第１の負荷回路１１と、定電流源１３の第３の負荷回路１４と、これらの間に設けられたコレクタ電圧昇圧回路２０Ａとを有している。 - 特許庁

Either a differential amplification circuit composed of two transistors where a resistor and a variable constant current source which specify an output current value are connected and furthermore an emitter is connected in common at the same connection point, or a circuit operating like a Schmidt circuit is used as the output circuit 200.例文帳に追加

出力回路としては、出力電流値を規定する抵抗と可変定電流源とが接続され、更に同じ接続点にエミッタが共通接続された２つのトランジスタで構成される差動増幅回路か、シュミット回路に類似した動作をする回路のいずれかを用いる。 - 特許庁

Furthermore, a TR Q12 is connected to the common emitter of the differential TR pair 13 to configure part of a current mirror circuit 14.例文帳に追加

さらに、差動トランジスタ対１１の共通エミッタに、カレントミラー回路１４の一部を構成するようにトランジスタＱ１２を接続する構成となっている。 - 特許庁

A first-stage differential circuit includes R5 and TR7 connected in series, R6 and TR8 connected in series, and a constant current source Ir9 connected to a common emitter node thereof between a power supply and a ground.例文帳に追加

第１段の差動回路は、電源とアースの間に存する、直列接続されたＲ５およびＴＲ７と、直列接続されたＲ６およびＴＲ８と、その共通エミッタ接続点に接続された定電流源Ｉｒ９で構成される。 - 特許庁

The bias is interrupted in an emitter follower circuit 43 and it is in a nonoperating state and signals of R(G, B) and a COMMON signal from the prestage are inverted every 1 H to drive a liquid crystal display device as usually.例文帳に追加

エミッタフォロワ回路４３は、バイアスが切断されて不動作で、前段からのＲ（Ｇ、Ｂ）信号とＣＯＭＭＯＮ信号は、通常通り、１Ｈ毎に反転されて液晶表示装置を駆動する。 - 特許庁

The reference voltage generating circuit contains a common base layer formed with a plurality of emitter layers in a band gap reference circuit which contains a first conductive collector layer, a first conductive base layer formed on a surface of the collector layer, a first conductive emitter layer formed on a surface of the base layer, and a plurality of emitter electrodes connected to the emitter layer.例文帳に追加

本発明の基準電圧発生回路は、第一導電型のコレクタ層と、上記コレクタ層の表面に形成された第一導電型のベース層と、上記ベース層の表面に形成された第一導電型のエミッタ層と、上記エミッタ層に接続された複数のエミッタ電極を含むバンドギャップリファレンス回路において、複数のエミッタ層が形成されたベース層が共通のものであることを特徴とする基準電圧発生回路である。 - 特許庁

To provide a bias current temperature characteristic compensating circuit which maintains the temperature characteristic of the bias current of an emitter common transistor output circuit consisting of PNP and NPN transistors and does not have the loss of an output dynamic range and an electronic circuit containing it.例文帳に追加

ＰＮＰ及びＮＰＮトランジスタで構成されるエミッタ共通トランジスタ出力回路のバイアス電流の温度特性を一定に保ち、出力ダイナミックレンジの損失のないバイアス電流温特補償回路及びこれを具備し電子回路を提供することを課題とする。 - 特許庁

The circuit assembly, outer package resin case, and case cover are arrayed as common components, and at the time of exchanging the array of main circuit terminals of a collector and emitter pulled out to the upper face of the case cover of the package, the collector side terminal frame and the emitter side terminal frame are made to stereoscopically cross in the resin case, and insert-molded in the resin case.例文帳に追加

回路組立体，外装樹脂ケース，およびケース蓋を共通部品として、パッケージのケース蓋上面に引出したコレクタ，エミッタの主回路端子の配列を入れ替える場合には、コレクタ側の端子フレームとエミッタ側の端子フレームを樹脂ケース内で立体的に交差させて樹脂ケースにインサート成形する。 - 特許庁

An emitter output terminal of an emitter-follower output circuit, connected to the output of an ECL differential amplifier 104 driven by a differential input signal and a collector terminal of a CML differential output circuit driven by the differential input signal are connected to a common terminal, from which the output signal is outputted.例文帳に追加

差動入力信号により駆動されるＥＣＬ差動増幅器１０４の出力に接続されたエミッタフォロア出力回路のエミッタ出力端子と、前記差動入力信号により駆動されるＣＭＬ差動出力回路のコレクタ端子とを共通の端子に接続し、この共通端子から信号出力する。 - 特許庁

In the bit comparison circuit 6 of a cache memory, all the collectors of the transistors 9 and 11 of comparison circuits 71-7N whose exclusive OR gates are composed of ECL circuits are connected to each other in common and connected to the emitter of the transistor 15 of a coincidence judgement circuit 8.例文帳に追加

キャッシュメモリのビット比較回路６は、ＥＣＬ回路によって排他的論理和が構成された比較回路７_1 〜７_N のトランジスタ９，１１のコレクタがすべて共通接続されて一致判定回路８のトランジスタ１５のエミッタに接続されている。 - 特許庁

To provide an optical transmitter circuit operable at a low voltage which prevents the waveform deterioration due to the parasitic capacitance of a light emitting element drive stage common emitter in a light emitting element drive circuit and outputs a stable waveform which does not depend on the pulse current and input pattern.例文帳に追加

発光素子駆動回路の発光素子駆動段コモンエミッタ部の寄生容量に起因する波形劣化を防止し、パルス電流及び入力パターンに依存しない安定した波形を出力する、低電圧動作可能な光送信回路を提供する。 - 特許庁

A common-mode reactor 11 is inserted onto a signal line m1 that connects between a gate terminal of an IGBT and a gate driving circuit 57, and a signal line m2 that connects between an emitter terminal and the gate driving circuit 57, which constitutes of a gate driving cable 56, and the common-mode reactor 11 is disposed near the IGBT.例文帳に追加

ゲート駆動ケーブル５６を構成する、ＩＧＢＴのゲート端子及びゲート駆動回路５７間を接続する信号線ｍ１とエミッタ端子及びゲート駆動回路５７間を接続する信号線ｍ２とにコモンモードリアクトル１１を介挿し、且つコモンモードリアクトル１１をＩＧＢＴ近傍に配置する。 - 特許庁

The amplification circuit having a differential amplification circuit (102) comprising a pair of transistors, and a signal amplification circuit (101) including an emitter grounding type transistor, wherein the differential amplification circuit and the signal amplification circuit are connected in parallel, and a common signal input terminal and signal output terminal are provided.例文帳に追加

一対のトランジスタからなる差動増幅回路（１０２）と、エミッタ接地型トランジスタを含む信号増幅回路（１０１）を有する増幅回路であって、前記差動増幅回路と前記信号増幅回路は並列接続され、かつ、共通の信号入力端子及び信号出力端子を備えることを特徴とする増幅回路。 - 特許庁

This circuit has one control input terminal 12 and one output terminal and also includes at least two transistors Q1 and Q3, constituting a differential couple and a constant current source 13 connected to the common emitter terminal of the two transistors Q1 and Q3.例文帳に追加

１つの制御入力端子１２と１つの出力端子とを有すると共に、差動対を構成する少なくとも２つのトランジスタＱ１、Ｑ３と、該２つのトランジスタの共通エミッタ端子に接続された定電流源１３とを含む。 - 特許庁

An ASK modulator 12A used in this case adopts a similar circuit configuration to a self-bias common source or common emitter amplifier, a carrier from a local oscillator 44A is fed to a gate or a base of a transistor(TR) and a modulation signal whose frequency band is limited by a low pass filter 10 is respectively applied to a drain or a collector of the TR.例文帳に追加

その際用いるＡＳＫ変調器１２Ａは、自己バイアスソース接地又はエミッタ接地増幅器と同様の回路構成とし、トランジスタのゲート又はベースには局部発振器４４Ａからの搬送波を、ドレイン又はコレクタには低域通過フィルタ１０により帯域制限された変調信号を、それぞれ印加する。 - 特許庁

In the high-frequency semiconductor integrated circuit, having differential amplifiers 6, 7, and 8 which are connected in a plurality of stages, the common emitter of a differential amplifier 8 at least at the final stage is grounded, without going through constant current sources 9 and 10, and an independent grounding terminal 13 is used separately from other grounding terminals 12.例文帳に追加

複数段接続された差動増幅器６，７，８を備えた高周波半導体集積回路において、複数段の差動増幅器のうち、少なくとも最終段の差動増幅器８のコモンエミッタを、定電流源９，１０を介さず接地し、且つ、他の接地端子１２とは別に独立した接地端子１３とする。 - 特許庁