「differential inputs」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

This ADC includes a plurality of comparators each of which has one output, two analog data inputs connected to differential analog data inputs, and two reference voltage inputs.例文帳に追加

アナログ・デジタル変換器が、各々が１出力と、差動アナログ・データ入力に接続される２つのアナログ・データ入力と、２つの基準電圧入力とを有する複数の比較器を含む。 - 特許庁

A V/I converting portion 21 so inputs from a Gm amplifier 1 the differential output voltage thereof as to convert it into a corresponding differential output current.例文帳に追加

Ｖ／Ｉ変換部２１は、Ｇｍ増幅器１からの差動出力電圧を入力し、これに応じた差動出力電流に変換する。 - 特許庁

To provide an opticalreceiver for avoiding the band deterioration in a parallel feedback differential ampifier circuit due to the unbalance in capacitance at differential inputs.例文帳に追加

差動入力部の容量のアンバランスに起因する並列帰還型差動増幅回路の帯域劣化をなくした光受信器を提供する。 - 特許庁

To provide a semiconductor device equipped with a differential amplifier which exhibits a proper symmetry, with respect to two differential inputs and can detect a minute difference in the potential with high sensitivity.例文帳に追加

２つの差動入力に対して対称性がよく、微小な電位差を高感度に検知できる差動型アンプを備えた半導体装置を提供する。 - 特許庁

A differential LNA has first and second input MOS transistors (MT, MC), with differential inputs applied to their respective control gates and differential outputs taken at their respective drains.例文帳に追加

差動ＬＮＡは、第１および第２の入力ＭＯＳトランジスタ（ＭＴ、ＭＣ）を有し、それぞれの制御ゲートに印加した差動差動入力と、それぞれのドレインから抽出した出力を有する。 - 特許庁

The latch circuit 1a inputs an input differential signal, performs a data through operation/data holding operation by the differential clock signal with offset and supplies a differential signal to be output to the latch circuit 1b.例文帳に追加

ラッチ回路１ａは、入力差動信号を入力し、オフセット付差動クロック信号によってデータスルー動作／データ保持動作を行い、出力となる差動信号をラッチ回路１ｂに供給する。 - 特許庁

The discrimination unit has a differential amplifier with inputs connected to outputs of the light receiving unit through capacity elements.例文帳に追加

識別部は、受光部の出力に容量素子を介して接続された入力を持つ差動増幅器を有する。 - 特許庁

By setting two sets of differential inputs like these to be four inputs of a polyphase filter portion 10, differential outputs where even-numbered components are suppressed and phases are different by π/2 can be obtained from the four outputs of the polyphase filter portion 10.例文帳に追加

このような２組の差動入力を、ポリフェーズフィルタ部１０の４入力とすることで、ポリフェーズフィルタ部１０の４出力から、偶数次成分の抑制された、位相がπ／２異なる差動出力を得ることができる。 - 特許庁

The rotation of an output shaft of the cable winding pulleys 17 and 20 is input in gears 19 and 22 of a differential gear part 26 via differential gear inputs 18 and 21, and transmitted to pinions 23 and 23a to obtain the differential gear output 24.例文帳に追加

ケーブル巻取プーリ１７、２０の出力軸の回転は差動ギア入力１８、２１を介して、差動ギア部２６のギア１９、２２に入力され、ピニオン２３、２３ａに伝達され、差動ギア出力２４を得る。 - 特許庁

The multi-function differential logic gate has four inputs, which can be grouped into two pairs of true and complement signals.例文帳に追加

多機能差動論理ゲートは、２組の正信号と負信号のペアにグループ化することができる４個の入力を有する。 - 特許庁

A demodulation side inputs the modulated signal, and performs delay detection of the modulated signal with a delay time for one tip of the differential code.例文帳に追加

復調側は、変調信号を入力し、該変調信号を差動符号１チップ分の遅延時間で遅延検波する。 - 特許庁

The balanced oscillator includes: a differential oscillation circuit 2 having two outputs; and a differential amplifier circuit 11 to two inputs of which two outputs of the differential oscillation circuit 2 are connected respectively, a DC current path of the differential amplifier circuit 11 and a DC current path of the differential oscillation circuit 2 are connected in series.例文帳に追加

２つの出力を有する差動型発振回路２と、２つの入力に差動型発振回路２の２つの出力がそれぞれ接続された差動型増幅回路１１とを備え、差動型発振回路１１の直流電流経路と差動型増幅回路２の直流電流経路を直列に接続する。 - 特許庁

Switches SW1 to SW3 which each select one of a signal from a precedent-stage differential amplifier and a reference signal Vref are provided for inputs to the differential amplifies 11 to 13.例文帳に追加

各差動増幅器１１〜１３の入力には、それぞれ、前段の差動増幅器からの信号または参照信号Ｖref の一方を選択するスイッチＳＷ１〜ＳＷ３が設けられる。 - 特許庁

The multi-function differential logic gate has four inputs, which can be grouped into two pairs of true and complement signals.例文帳に追加

多機能差動論理ゲートは、２組の真の信号と補数信号のペアにグループ化することができる４個の入力を有する。 - 特許庁

A drive amplifier DRV is a differential drive amplifier having feedback inputs FB-, FB+ that performs impedance synthesis.例文帳に追加

インピーダンス合成を行うため、ドライブ増幅器ＤＲＶは、フィードバック入力ＦＢ−とＦＢ＋を有する差動ドライブ増幅器である。 - 特許庁

A resonant element 21 is connected to the first and second inputs of differential amplifier circuits (Q1, Q2), and voltage controlled capacitance elements VC1, VC2 are connected, respectively, to the first and second inputs.例文帳に追加

差動増幅回路（Ｑ１，Ｑ２）の第１及び第２の入力に共振素子２１を接続し、この第１及び第２の入力のそれぞれに電圧制御型容量素子ＶＣ１，ＶＣ２を接続する。 - 特許庁

A differential voltage generation circuit 110 converts an input voltage Vin to differential voltages V1 and V2, and then inputs them into a first variable current source 132 and a second variable current source 136 respectively.例文帳に追加

差動電圧生成回路１１０は入力電圧Ｖｉｎを差動電圧Ｖ１とＶ２に変換して第１の可変電流源１３２と第２の可変電流源１３６にそれぞれ入力する。 - 特許庁

The edge detection means comprises: a differential delay circuit 1 outputting a signal obtained by delaying the input FM signal; and a differential AND circuit 2 which inputs the input FM signal as first input and a signal outputted from the differential delay circuit as second input.例文帳に追加

エッジ検出手段は、入力ＦＭ信号を遅延させた信号を出力する差動遅延回路１と、入力ＦＭ信号を第１の入力とし、差動遅延回路から出力された信号を第２の入力とする差動ＡＮＤ回路２とからなる。 - 特許庁

The signals whose AC component is eliminated are negatively fed back to the inputs of the amplifier with a differential amplifier circuit consisting of TRs M5, M6 and a constant current source I3.例文帳に追加

交流分を除去した後は，トランジスタＭ５，Ｍ６，定電流源Ｉ３の差動回路で，前記増幅器の入力に負帰還する。 - 特許庁

The differential signal producing unit 1 inputs an input signal S1 from a positive input terminal I1 and an input signal S2 from a negative input terminal I2 and then outputs a differential signal ΔS of both the signals S1, S2.例文帳に追加

差動信号生成部１は、正極側入力端子Ｉ１からの入力信号Ｓ１と負極側入力端子Ｉ２からの入力信号Ｓ２を入力し両者の差動信号ΔＳを出力する。 - 特許庁

This peak rectifying circuit inputs differential input signal of input terminals 1 and 2 in the first transistor pair 4 and 8 and a differential type second transistor pair 5 and 9 continuously connected via output follower type fourth transistor pair 3 and 7.例文帳に追加

入力端子１、２の差動入力信号を出力フォロワ型の第４トランジスタ対３、７を介して縦続接続された第１トランジスタ対４、８及び差動型第２トランジスタ対５、９に入力する。 - 特許庁

A limit amplifier 1 inputs the positive-phase side output of an input differential amplifier 20, and limits the positive-phase side output at a reference voltage Ref1 and outputs the limited positive-phase side output to a rectifying circuit 2.例文帳に追加

リミットアンプ１は入力差動アンプ20の正相側出力を入力し、リファレンス電圧Ref1でリミッティングして整流回路２へ出力する。 - 特許庁

An adding circuit 13 adds the detected magnetic field signal 101 and the inverted magnetic field signal 104 and inputs a differential magnetic field signal 105 to a deviation quantity operating part 4.例文帳に追加

加算回路１３は、検出磁界信号１０１と反転磁界信号１０４とを加算し、差磁界信号１０５を偏位量演算部４する。 - 特許庁

To provide a differential pressure gauge which an operator inputs onboard tank dimensions, tank orientation, stratification coefficient and the type of liquid stored within the tank.例文帳に追加

作業者が、タンクの寸法とタンクの方向と層化係数とタンク内に格納される液体の種類とを、オンボート入力する、差圧ゲージを提供する。 - 特許庁

A voltage detector 4 detects the voltage across a capacitive load 1 and inputs the detected voltage Vi2 into a control circuit 5 comprising a differential amplification circuit.例文帳に追加

電圧検出器４が容量性負荷１の電圧を検出し、検出した電圧Ｖｉ２を差動増幅回路からなる制御回路５に入力する。 - 特許庁

The circuit 14 has complementary 1st and 2nd clock inputs and includes a differential amplifier generating a clock receiver output 20.例文帳に追加

クロック受信装置回路（１４）は、相補形の第１及び第２クロック入力を有し、クロック受信装置出力（２０）を生成する差動増幅器を含む。 - 特許庁

A circuit is disclosed comprising: a plurality of inputs 361a, 361b to receive a radio frequency waveform from a plurality of differential input waveforms having different phases; and an inverter circuit 366 to invert a waveform from the plurality of differential inputs waveforms to a substantially same phase as a non-inverted input waveform.例文帳に追加

異なる位相を有する複数の差動入力波形から無線周波波形を受信するための複数の入力３６１ａ、３６１ｂと、波形を複数の差動入力波形から非反転入力波形とほぼ同じ位相に反転させるためのインバータ回路３６６とを具備する回路が開示される。 - 特許庁

In a unit conversion circuit, a difference voltage between differential inputs is applied to a first capacitor CSF during a first period of time, the first capacitor CSF is connected between the input and output of an amplifier AMP during a second period of time, and a second capacitor CR is connected between a reference voltage corresponding to the differential inputs and the amplifier input.例文帳に追加

単位変換回路は，第１期間において，差動入力の差電圧が第１のキャパシタＣＳＦに印加され，第２期間において，アンプＡＭＰの入出力間に第１のキャパシタＣＳＦが接続され，差動入力に応じた参照電圧とアンプ入力との間に第２のキャパシタＣＲが接続される。 - 特許庁

To provide a semiconductor integrated circuit device, that inputs/ outputs data between LSIs with a differential signal and enables reduction in the number of data transmission lines.例文帳に追加

本発明は、ＬＳＩ間におけるデータの入出力を差動信号により行う集積回路装置において、データ伝送線の本数を削減することを特徴とする。 - 特許庁

A host interface circuit (20) includes a 1st serial interface circuit (25) which inputs/outputs a serial data by differential operation, a parallel interface circuit (33), and other interface circuits.例文帳に追加

ホストインタフェース回路（２０）は、差動でシリアルデータを入出力する第１シリアルインタフェース回路（２５）、パラレルインタフェース回路（３３）及びその他のインタフェース回路を有する。 - 特許庁

The adaptive biasing input stage includes pairs of differentially coupled amplifying and sensing FETs having gates with differential inputs applied thereon.例文帳に追加

本発明による適応的入力ステージは、ゲートに差動入力が供給される一対の差動結合増幅ＦＥＴ及び一対の差動検出ＦＥＴを含む。 - 特許庁

A differential amplifier circuit 4 detects the voltage difference between a power source 1 and the output voltage of a switching regulator (SW-RG) 5, and inputs the voltage difference into a control terminal f.例文帳に追加

差動増幅回路４によって電源１とスイッチングレギュレータ（ＳＷ−ＲＧ）５出力電圧との電圧差を検出し、該電圧差を制御端子ｆに入力する。 - 特許庁

To provide a differential pressure gauge for cryogenic storage tanks to which an operator inputs dimensions of the tank, an orientation of the tank and a type of liquid stored in the tank within an apparatus.例文帳に追加

オペレータがタンク寸法、タンク方向付け、及びタンク内に貯蔵される液体の種類を機内で入力する、極低温貯蔵タンク用差圧ゲージを提供する。 - 特許庁

A third SAD operation part 130 sequentially inputs pixels of first reference image input 140 and calculates the differential absolute value sum with pixels of the present image input 102.例文帳に追加

第３ＳＡＤ演算部１３０は、第１参照画像入力１４０の画素を順次入力し、現画像入力１０２の画素との差分絶対値和を演算する。 - 特許庁

The modulator also includes a 3rd SC3 and a 4th SC4 that receive a reference voltage and are connected to inputs of the 1st and 2nd differential amplifiers.例文帳に追加

変調器はさらに、基準電圧が印加されてそれぞれ第１および第２の増幅器の入力に接続された第３のＳＣ３および第４のＳＣ４を含む。 - 特許庁

This semiconductor integrated circuit device inputs a differential signal, the gain of which is adjusted so as not to negate beat components of the differential signal to the gates of field effect transistors M1 and M2 while driving the sources of the field effect transistors M1 and M2 with a signal having the same frequency component as that of a differential signal having two or more frequency components.例文帳に追加

２以上の周波数成分を持つ差動信号と同一の周波数成分を持つ信号で電界効果トランジスタＭ１、Ｍ２のソースを駆動しながら、差動信号のビート成分が打ち消されないようにゲインが調整された差動信号を電界効果トランジスタＭ１、Ｍ２のゲートに入力する。 - 特許庁

Further, the gain switching amplifier circuit inputs the divided voltages obtained by the dividing circuit 11 to the other input terminal (+) of the 1st input differential amplifier circuit 1 and the other input terminal (+) of the 2nd input differential amplifier circuit respectively.例文帳に追加

さらに、ゲイン切り換え増幅回路は分圧回路１１で得られる分圧電圧を第１入力差動増幅回路１の他方の入力端子（＋）と第２入力差動増幅回路２の他方の入力端子（＋）とにそれぞれ入力している。 - 特許庁

To provide technology which can avoid a case wherein an electronic computer equipped with a differential arithmetic function and a composite function recognizes a mathematical expression that a user inputs as a differential equation as a mathematical expression showing a composite function.例文帳に追加

微分演算機能と合成関数機能とを兼備する電子式計算装置においてユーザが微分方程式として入力した数式が、合成関数を表す数式であると認識されてしまう事を回避出来る技術を提供する。 - 特許庁

Also, the timing adjustment circuit 4 obtains the differential value between the first time information and the second time information, and inputs the second transport packet to the clock generation circuit 5 at second timing, where time corresponding to the differential value passes from the first timing.例文帳に追加

また、タイミング調整回路４は、第１の時刻情報と第２の時刻情報との差分値を求め、第２のトランスポートパケットを、第１のタイミングから差分値に応じた時間が経過した第２のタイミングで、クロック生成回路５に入力する。 - 特許庁

The adjustment unit creates a second signal for adjusting offset voltage between inputs of the differential amplifier according to the first signal, and an output of the adjustment unit is connected to one input of the differential amplifier for providing the second signal.例文帳に追加

調整部は、第１の信号に応じて差動増幅器の入力間のオフセット電圧を調整するための第２の信号を生成し、調整部の出力は、該第２の信号を提供するために差動増幅器の一方の入力に接続されている。 - 特許庁

An amplifier 100 is configured by a differential amplifier circuit 102, and a non-inverting output stage 104, and the differential amplifier circuit 102 has an input stage 106 for receiving two voltage inputs, and an output stage 108 for providing a current output.例文帳に追加

増幅器１００は、差動増幅回路１０２、非反転出力ステージ１０４で構成され、差動増幅回路１０２は、２つの電圧入力を受け取る入力ステージ１０６と、電流出力を提供する出力ステージ１０８とを有する。 - 特許庁

There are provided a first input means C-1, C-2 which selectively inputs rotation to both gear pairs, and a second input means 1, 2, C-3 which connects two gear pairs to the two elements 21, 22 of the differential mechanism and inputs the rotation to the other element 23.例文帳に追加

両歯車対に回転を選択的に入力する第１入力手段Ｃ−１，Ｃ−２と、差動機構の２つの要素２１，２２に２つの歯車対を連結し、他の１つの要素２３に回転を入力する第２入力手段１，２，Ｃ−３を設けた。 - 特許庁

In a differential amplifier 3 of the light reception amplifier circuit 1, a transistor Q31p of a current mirror circuit 33 supplies the same amount of constant current I2 as the current supplied from a constant current source 30 to a transistor Q11n, at the negative input side of a pair 31 differential inputs.例文帳に追加

受光アンプ回路１の差動アンプ３において、カレントミラー回路３３のトランジスタＱ３１ｐは、定電流源３０から供給される電流と同量の定電流Ｉ２を、差動入力対３１の負入力側のトランジスタＱ１１ｎへ供給する。 - 特許庁

The differential amplifier circuit is composed of P channel type transistors 1 and 2 of constant current sources, P channel type transistors 3 and 4 in which gates are applied with voltages Vin- and Vin+ of differential inputs, and an N channel type transistor 7 of an output stage.例文帳に追加

定電流源のＰチャネル型トランジスタ１、２と、差動入力の電圧Ｖｉｎ−、Ｖｉｎ＋がゲートに印加されるＰチャネル型トランジスタ３、４と、負荷のＮチャネル型トランジスタ５、６と、出力段のＮチャネル型トランジスタ７とから差動増幅回路が構成されている。 - 特許庁

The signal amplifier 13 has a pair of inputs 13a and 13b for respectively receiving differential signals S1 and S2 from a receiving unit 17, and a pair of outputs 13c and 13d for respectively providing the amplified differential amplifiers SA1 and SA2.例文帳に追加

信号増幅器１３は、受信ユニット１７からの差動信号Ｓ１およびＳ２をそれぞれ受ける一対の入力１３ａおよび１３ｂと、増幅された差動信号ＳＡ１およびＳＡ２をそれぞれ提供する一対の出力１３ｃおよび１３ｄとを有する。 - 特許庁