「drift diffusion」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A drift diffusion layer of low concentration is formed so as to enclose a collector buffer layer of relatively high concentration, including a high-concentration collector diffusion layer in planer structure.例文帳に追加

平面構造において高濃度コレクタ拡散層を含む、比較的高濃度なコレクタバッファ層を包囲するように、低濃度のドリフト拡散層を形成する。 - 特許庁

To suppress the diffusion of a straight flow (drift) in an intake port of a cylinder head of an engine, and prevent the flow velocity of the drift from being decelerated.例文帳に追加

エンジンのシリンダヘッドの吸気ポート内における直進的な流れ（偏流）の拡散を抑制し、且つ偏流の流速を減速させないようにすることを課題とする。 - 特許庁

Moreover, a drift area 80 having lower impurity concentration than that of the diffusion area 100 is formed between the diffusion area 100 and the lower area of the gate electrode 60.例文帳に追加

また拡散領域１００とゲート電極６０の下方領域との間に拡散領域１００より不純物濃度が低いドリフト領域８０が形成されている。 - 特許庁

A gate electrode 5 is formed through an insulating film 4 at a position covering from the body diffusion region to a drift region on the outside of the diffusion region.例文帳に追加

ボディ拡散領域上からこの拡散領域の外側のドリフト領域上まで覆う位置に、絶縁膜４を介して形成されたゲート電極５を備える。 - 特許庁

A first conductivity type source diffusion region 6 and a first conductivity type drain diffusion region 7 are formed, respectively, on the surface of the body diffusion region and the drift region corresponding to the opposite sides of the gate electrode.例文帳に追加

ゲート電極の両側に相当するボディ拡散領域の表面、ドリフト領域の表面にそれぞれ形成された第１導電型のソース拡散領域６、第１導電型のドレイン拡散領域７を備える。 - 特許庁

After an n^- diffusion region 60 becoming a drift region is formed on a p^- substrate 50, a part of the substrate 50 and the n^- diffusion region 60 are removed selectively to form a trench 51.例文帳に追加

ｐ^-基板５０にドリフト領域となるｎ^-拡散領域６０を形成した後に、基板５０およびｎ^-拡散領域６０の一部を選択的に除去してトレンチ５１を形成する。 - 特許庁

An N-type first impurity diffusion region that includes a drain region 12 and a drain-side drift region 7 and an N-type second impurity diffusion region that includes a source region 13 and a source-side drift region 8 are formed on a P-type well 10, with a channel region ch interposed therebetween.例文帳に追加

Ｐ型ウェル１０上に、チャネル領域ｃｈを隔てて、ドレイン領域１２及びドレイン側ドリフト領域７を含むＮ型の第一不純物拡散領域と、ソース領域１２及びそース側ドリフト領域８を含むＮ型の第二不純物拡散領域が形成されている。 - 特許庁

In an RESURF MOSFET, an n-type upper diffusion area 115 that has higher n-type impurity concentration than that in other parts of a drift area 102 is provided between a drain area 109 and a drift embedded area 114 on the surface of an n-type drift area 102.例文帳に追加

ＲＥＳＵＲＦＭＯＳＦＥＴにおいて、Ｎ型ドリフト領域１０２の表面部におけるドレイン領域１０９とドリフト埋め込み領域１１４との間に、ドリフト領域１０２の他の部分と比べてより高いＮ型不純物濃度を有するＮ型上部拡散領域１１５が設けられている。 - 特許庁

A p-type diffusion layer 7 is formed apart from a base region 5 in an n-type drift region 2 of the semiconductor device 100.例文帳に追加

半導体装置１００のＮ型ドリフト領域２内部に、ベース領域５に対し離間配置されるＰ型の拡散層７を形成する。 - 特許庁

To provide a high quality high performance semiconductor device in which a wiring capacity and a leakage current are reduced while preventing the drift and diffusion of a wiring material effectively.例文帳に追加

配線容量の減少、リーク電流の減少、配線材料のドリフト・拡散を効果的に防止でき、高品質・高性能な半導体装置を提供する。 - 特許庁

Shallow trench 51 with narrow width is formed in a substrate 50 at a small pitch and an n diffusion region 60 which becomes a drift region is formed around the trench 51.例文帳に追加

基板５０に浅く幅の狭いトレンチ５１を小さいピッチで形成し、トレンチ５１の周囲にドリフト領域となるｎ拡散領域６０を形成する。 - 特許庁

Further, the sum of the depth-directional thickness of the N^- drift layer 1 and the depth-directional thickness of the field stop layer 3 is smaller than the diffusion length of electrons and holes when the Frenkel defect density of the N^- drift layer 1 is the heat balancing density.例文帳に追加

また、Ｎ^-ドリフト層１の深さ方向の厚さとフィールドストップ層３の深さ方向の厚さとの和は、Ｎ^-ドリフト層１のフレンケル欠陥密度が熱平衡密度である場合の電子および正孔の拡散長よりも小さい。 - 特許庁

An n-type upper impurity diffusion region 115 with its peak concentration higher than that of an n-type drift layer 102 is formed in the region positioning between a collector region 110 and an emitter region 104 out of the surface part of the drift layer 102.例文帳に追加

ドリフト層１０２の表面部のうちコレクタ領域１１０とエミッタ領域１０４との間に位置する領域に、ピーク濃度がＮ型ドリフト層１０２よりも高いＮ型上部不純物拡散領域１１５を形成する。 - 特許庁

In a SiC pn diode, a lower inclined plane 14 of a side surface of a mesa portion 13 extends from an upper end 14B above a diffusion position at a diffusion distance D above a junction surface 3A between an n-type drift layer 2 and a p-type layer 3 to a lower end 14A connected with an upper surface 2A of the n-type drift layer 2.例文帳に追加

このＳｉＣ ｐｎダイオードでは、メサ部１３の側面の下部傾斜面１４は、ｎ型ドリフト層２とｐ型層３との接合面３Ａから拡散距離Ｄだけ上方の拡散位置よりも上方の上端１４Ｂからｎ型ドリフト層２の上面２Ａに接続する下端１４Ａまで延在している。 - 特許庁

A source electrode 26 is in contact with the source area 15, a body contact area 16 and the drift area 14 within the source trench 5, and it forms lower hetero-junction of junction barrier than the diffusion potential of the body diode 32 between the drift area 14 and it.例文帳に追加

ソース電極２６は、ソーストレンチ５内において、ソース領域１５、ボディコンタクト領域１６およびドリフト領域１４に接し、ドリフト領域１４との間に、ボディダイオード３２の拡散電位よりも低い接合障壁のヘテロ接合を形成している。 - 特許庁

To provide a high quality high performance semiconductor device in which a wiring capacity and a leakage current can be reduced while preventing the drift and diffusion of a wiring material effectively.例文帳に追加

配線容量の減少、リーク電流の減少、配線材料のドリフト・拡散を効果的に防止でき、高品質・高性能な半導体装置を提供することである。 - 特許庁

The semiconductor device has a drain drift region including a RESURF region formed on a semiconductor substrate, the drain drift region and/or the RESURF region having a diffusion region having a lower surface in a wave shape in a gate width direction.例文帳に追加

半導体基板上に形成したリサーフ領域を含むドレインドリフト領域を備える半導体装置であり、ドレインドリフト領域及び／又はリサーフ領域がゲート幅方向に波型（ウェーブ）状の下面形状の拡散領域を有することにより上記課題を解決する。 - 特許庁

A p-type body 5 is formed at one side of a drift region 11 formed on a semiconductor substrate 1, and an n^+-type first source diffusion region 71S and an n^+-type second source diffusion region 72S are formed on the p-type body 5.例文帳に追加

半導体基板１上に形成されたドリフト領域１１の一方の側方にＰ型ボディ部５を形成し、このＰ型ボディ部５上にＮ^＋型第１ソース拡散領域部７1ＳおよびＮ^＋型第２ソース拡散領域部７２Ｓを形成する。 - 特許庁

A p-type body 5 is formed on one side of a drift region 11 contained in an n-type semiconductor substrate 1, and an n^+-type source diffusion region 7S is formed on the body 5.例文帳に追加

Ｎ型半導体基板１が含むドリフト領域１１の一方の側方にはＰ型ボディ部５を形成し、ボディ部５上にはＮ^+型ソース拡散領域７Ｓを形成する。 - 特許庁

The drift diffusion region 10 has a substrate inner region 11, and a surface region 12 which contains first conductive type impurities at a higher concentration than the substrate inner region 11.例文帳に追加

また、ドリフト拡散領域１０は、基板内部領域１１と、基板内部領域１１よりも高濃度の第１導電型不純物を含む表面領域１２とを有している。 - 特許庁

An electrode 8 is provided to drift diffused electron into the opening 720 for preventing the diffusion of the plasma P through an opening 720 of the plasma shield 72.例文帳に追加

プラズマシールド７２が有する開口７２０を通してプラズマＰが拡散しないよう、開口７２０に向かって拡散する電子が流れ込むようにして拡散防止用電極８が設けられている。 - 特許庁

In a plan view, the gate electrode 110 has a configuration formed in a comb-like structure having comb teeth covering the second conduction type impurity diffusion region of the drift region 172.例文帳に追加

ゲート電極１１０は、平面視で、ドリフト領域１７２の第２導電型の不純物拡散領域上を覆う櫛歯を有する櫛形構造に形成された構成を有する。 - 特許庁

The lateral double-diffused MOS transistor has a first conductivity type drift region 2 provided on a second conductivity type semiconductor substrate 1, and a body diffusion region 3 formed on the surface thereof.例文帳に追加

第２導電型の半導体基板１上に設けられた第１導電型のドリフト領域２と、その表面に形成された第２導電型のボディ拡散領域３を備える。 - 特許庁

The semiconductor device is formed with P-type embedded diffusion regions 4 discretely connected to a partial bottom face of the P-type body region 3, each extending in a direction parallel to the substrate surface, and having high concentration relative to that of the N-type drift region 5 so that respective tips reach the inside of the drift region 5.例文帳に追加

そして、Ｐ型ボディ領域３の一部底面に離散的に連結すると共に、それぞれが基板面に平行な方向に延伸し、各先端がドリフト領域５内に達するよう、Ｎ型ドリフト領域５より高濃度のＰ型埋め込み拡散領域４が形成される。 - 特許庁

One- side edges of a plurality of n-type divided drift path regions 1 are pn-joined to a p-type channel diffusion region 7, and the other edges are connected to an n^+-type drain region 9 so that a drift path group 100 connected in parallel can be formed so as to be branched from the n^+-type drain region 9 side.例文帳に追加

複数のｎ型分割ドリフト経路域１の一方端はｐ型のチャネル拡散領域７にｐｎ接合し、それらの他端はｎ＋型のドレイン領域９に接続しており、ｎ＋型のドレイン領域９側から分岐して並列接続のドリフト経路群１００を形成している。 - 特許庁

At a bottom portion of the gate trench 38, a diffusion domain of a first conductivity type is not formed which has its periphery surrounded with a drift region 18, and at a bottom portion of the termination trench 22, a floating region 20 of the first conductivity type is formed which has its periphery surrounded with the drift region 18.例文帳に追加

ゲートトレンチ３８の底部には、その周囲がドリフト領域１８によって囲まれている第１導電型の拡散領域が形成されておらず、終端トレンチ２２の底部には、その周囲がドリフト領域１８によって囲まれている第１導電型の拡散領域２０が形成されている。 - 特許庁

A deep diffusion part with high conductivity of a conductivity type same as a drift region is provided between adjacent trenches of a trench type IGBT and at the lower part of these trenches to reduce the resistance of a drift region to the electric current at the time when a device is turned on and the resistance component at the time when spreading resistance is turned on.例文帳に追加

デバイスがターンオンしているときの電流に対するドリフト領域の抵抗、および広がり抵抗のターンオン時の抵抗成分を小さくするように、トレンチタイプのＩＧＢＴの隣接するトレンチの間であって、これらトレンチの下方に、ドリフト領域と同じ導電性タイプの大きい導電度の深い拡散部を設ける。 - 特許庁

To provide a technology for shortening such a time as the resistance between main electrodes becomes the on resistance under steady state when transition is made from off state to on state in a semiconductor device having an impurity diffusion region of a conductivity type different from that of a drift layer within a range surrounding the footprint of a trench in the drift layer.例文帳に追加

ドリフト層内においてトレンチの底面を取り囲む範囲に、ドリフト層とは異なる導電型の不純物拡散領域を備えている半導体装置の、オフ状態からオン状態に移行する際の主電極間の抵抗が定常状態のオン抵抗となる時間を短縮化する技術を提供する。 - 特許庁

The diffusion layer 7 is located in a region defined by a straight line L extending from an intersection point of the boundary line B of the drift region 2 and a base region part 5A of the base region 5 with the side of a trench 15 to the bottom of the drift region 2 immediately beneath the base region part 5A of the base region 5 and the boundary line B.例文帳に追加

拡散層７は、ドリフト領域２およびベース領域５のベース領域部５Ａの境界線Ｂと溝１５の側面との交点から、ベース領域５のベース領域部５Ａの直下のドリフト領域２の底面に向かって延びる直線Ｌと、境界線Ｂとで区画される領域内に形成されている。 - 特許庁

To provide a DMOS device and a method for manufacturing the same which can reduce the number of ion implantation processes, by simultaneously forming well regions and drift diffusion regions, in a low-voltage transistor region.例文帳に追加

低電圧領域のウェル領域とドリフト拡散領域とを同時に形成してイオン注入工程の数を短縮することで、工程の単純化を達成できるＤＭＯＳ素子及びその製造方法を提供する。 - 特許庁

To provide a manufacturing method of a super junction semiconductor device having a super junction structure including parallel pn layers, that can be manufactured at low cost with improved production efficiency by reducing thermal diffusion time and the number of steps needed for making the parallel pn layers serving as drift layers successive impurity diffusion regions.例文帳に追加

ドリフト層となる並列ｐｎ層を連続する不純物拡散領域とするために必要な工程回数および熱拡散時間を削減して生産効率を改善し、低コストで製造できる並列ｐｎ層を含む超接合構造を有する超接合半導体装置の製造方法を提供すること。 - 特許庁

The diffusion region 14 extends to a depth reaching the back face of an element region 31 from the front face of the element region 31 in body regions 6a, 16a between the emitter region 12 and the drift region 22, and divides the body region 6, 16 into a first region 6 in contact with the emitter region 12 and a second region 16 in contact with the drift region 22.例文帳に追加

拡散領域１４は、エミッタ領域１２とドリフト領域２２の間のボディ領域６ａ、１６ａ内において素子領域３１の表面から素子領域３１の裏面に達する深さまで伸びており、ボディ領域６、１６をエミッタ領域１２に接する第１領域６とドリフト領域２２に接する第２領域１６に分離している。 - 特許庁

A semiconductor region 31 of this lateral IGBT 100 includes a drift region 22, a body region 6, 16, an emitter region 12, a body contact region 8, a collector region 26, a buffer region 28 and a diffusion region 14.例文帳に追加

横型のＩＧＢＴ１００の半導体領域３１は、ドリフト領域２２とボディ領域６、１６とエミッタ領域１２とボディコンタクト領域８とコレクタ領域２６とバッファ領域２８と拡散領域１４で構成されている。 - 特許庁

The method also comprises the step of extracting the grain boundary fault from a potential and carrier density obtained from the capacity-voltage measurement, and a current-voltage measurement by using a depletion layer approximation at the boundary, drift diffusion equation and thermo-ionic emission equation.例文帳に追加

容量-電圧測定から得られたポテンシャルとキャリア密度、および、電流-電圧測定から、粒界での空乏層近似とドリフト拡散方程式とサーモアイオニックエミッション方程式を用いて、粒界欠陥を抽出する。 - 特許庁

Photons directly come into an exposure drift area, so that the hole-electron pairs are excited and uniformly separated by the action of the built-in electric field, a current is outputted, and the generation of push energy loss and recombination loss is evaded due to a diffusion current.例文帳に追加

光子は直接に暴露のドリフト領域に進入するので、ホール・エレクトロンペアを励起して均一に内蔵電場作用で分離し電流を出力し拡散電流による押しエネルギー損失と再結合損失の発生を避ける。 - 特許庁

In the high voltage resistant p-channel MOS transistor formed on an SOI substrate, p^+-source regions 8, an n-type body region 4, and an n^+-body/contact diffusion region 10 are surrounded by a p^+-drain region 9 and a p-type drift region 5.例文帳に追加

ＳＯＩ基板上に形成される高耐圧ＰｃｈＭＯＳトランジスタであって、Ｐ^＋ソース領域８、Ｎ型ボディ領域４およびＮ^＋ボディ・コンタクト拡散領域１０を、Ｐ^＋ドレイン領域９およびＰ型ドリフト領域５で包囲している。 - 特許庁

In an IGBT with a built-in FWD, a trench 21 which is a dummy trench reaching an N-type drift layer 11 through a P-type diffusion layer 20 is formed at the same pitch and depth as an IGBT part 1 in a region except the IGBT part 1 and an FWD part 3, that is, a runner 2.例文帳に追加

ＦＷＤ内蔵ＩＧＢＴにおいて、ＩＧＢＴ部１およびＦＷＤ部３以外の領域、すなわちランナー部２にＰ型拡散層２０を貫通してＮ−型ドリフト層１１に達するダミートレンチであるトレンチ２１を、ＩＧＢＴ部１と同じピッチ、深さで形成する。 - 特許庁

In this method of simulating a semiconductor device in which the semiconductor device having a two-or three-dimensional structure is divided into meshes and a physical equation, such as potential equation, carrier transportation equation, etc., is solved in each mesh, a drift current caused by an electric field and a diffusion current caused by a carrier density gradient are handled separately from each other.例文帳に追加

２次元構造または３次元構造の半導体デバイスをメッシュに分割し、各メッシュで電位方程式やキャリア輸送方程式等の物理方程式を解く、半導体デバイスシミュレーション方法において、電界に起因するドリフト電流と、キャリア密度勾配に起因する拡散電流とを、それぞれ別個に取り扱うことを特徴とする。 - 特許庁

In a simulation method of a semiconductor device containing a hetero interface in an information processing apparatus, a carrier current density in a vertical direction to the hetero interface in the vicinity of the hetero interface is calculated by weight-averaging a carrier current density represented based on a drift diffusion equation and a carrier current density represented based on a thermoelectronic emission condition or a thermoelectronic/field emission condition (S04, S05).例文帳に追加

情報処理装置におけるヘテロ界面を含む半導体デバイスのシミュレーション方法であり、ヘテロ界面近傍において、当該ヘテロ界面に垂直な方向のキャリア電流密度を、ドリフト拡散方程式に基づいて表されるキャリア電流密度と熱電子放出条件又は熱電子・電界放出条件に基づいて表されるキャリア電流密度とを加重平均したものとして演算する（Ｓ０４，Ｓ０５）。 - 特許庁