「floating substrate effect」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To provide a semiconductor device in which a substrate floating effect is inhibited and to provide its manufacturing method.例文帳に追加

基板浮遊効果が抑えられた半導体装置およびその製造方法を提供する。 - 特許庁

To provide a semiconductor device containing a switching element in which a substrate floating effect is inhibited and to provide its manufacturing method.例文帳に追加

基板浮遊効果が抑えられたスイッチング素子を含む半導体装置およびその製造方法を提供する。 - 特許庁

To provide a semiconductor device capable of reducing a self-heating effect and also solving a substrate floating effect, and to provide a manufacturing method thereof.例文帳に追加

セルフヒート効果を低減することができ、基板浮遊効果も解消できるようにした半導体装置及びその製造方法を提供する。 - 特許庁

To provide an SRAM memory cell in which a floating effect occurring when an SOI substrate is used and to provide a method for manufacturing the same.例文帳に追加

ＳＯＩ基板を使用する場合に発生する浮動体効果を除去するＳＲＡＭセル及びその製造方法を提供する。 - 特許庁

To provide a manufacturing method of a semiconductor device, which can fully suppress the floating effect of a substrate that accompanies an impact ionization in a SOI device.例文帳に追加

ＳＯＩデバイスにおけるインパクトイオン化に伴う基板浮遊効果を十分に抑制できる半導体装置の製造方法を提供する。 - 特許庁

Thus, the potential barrier of a floating gate insulation film 103 between a substrate 101 and the floating gate 104 becomes higher than the conventional one, and even when the floating gate insulation film 103 is thinned, the leakage of charge due to a tunnel effect can be reduced.例文帳に追加

このことにより、基板１０１とフローティングゲート１０４の間のフローティングゲート絶縁膜１０３のポテンシャル障壁が従来のものより高くなり、フローティングゲート絶縁膜１０３を薄くしても、トンネル効果による電荷の漏洩を低減できる。 - 特許庁

To suppress both substrate floating effect and short channel effect during FD operation of an MOSFET fabricated in an SOI substrate; and also to suppress increase in parasitic resistance, defect due to ion implantation, and lowering of threshold voltage.例文帳に追加

ＳＯＩ基板に作り込まれたＭＯＳＦＥＴをＦＤ動作させる際に、基板浮遊効果と短チャネル効果との両方を抑制し、更に、寄生抵抗の増大、イオン注入による欠陥、及び閾値電圧の低下についても抑制する。 - 特許庁

To eliminate a floating hole from a surface side instead of a substrate side, by arranging an n-type Schottky or a p-type ohmic electrode near a field effect transistor.例文帳に追加

ＦＥＴ動作時に生じた、浮遊ホールを表面側に設置した電極を用いて取り除く構造を提案し、その使用方法を提供すること。 - 特許庁

To raise a threshold voltage in an n-type SOI-MOSFET without inducing a substrate floating effect, and also to prevent the deterioration of throughput in manufacturing.例文帳に追加

基板浮遊効果を誘発することなくｎ型ＳＯＩ−ＭＯＳＦＥＴにおける閾値電圧を上昇させるとともに、製造のスループットの悪化を防止する。 - 特許庁

To provide such a pressure sensitive adhesive tape of the reflecting property and light blocking effect, which maintains the excellent repulsion resistance and prevents the floating when sticking to a polycarbonate substrate, and also prevents the crack of a liquid crystal glass when dropping.例文帳に追加

優れた耐反発性を保持でき、ポリカーボネート製基板への貼着時の浮き、落下時の液晶ガラスの割れを防止可能な反射遮光性粘着テープを得る。 - 特許庁

To realize a semiconductor device capable of effectively sucking holes stored in a channel region without generating a leakage current by suppressing a substrate floating effect.例文帳に追加

基板浮遊効果を抑制し、リーク電流の発生を伴うことなく、チャンネル領域に蓄積した正孔を有効に吸い出すことのできる半導体装置を実現する。 - 特許庁

To provide a structure of a semiconductor device by using a SOI substrate whose parasitic capacitance is reduced while a fluctuation of parasitic bipolar by a substrate floating effect and a threshold voltage by a support substrate bias is prevented and to provide a manufacturing method of the structure.例文帳に追加

基板浮遊効果による寄生バイポーラ、および支持基板バイアスによるしきい値電圧の変動を防止しつつ、寄生容量の低減を可能とするＳＯＩ基板を用いた半導体装置の構造およびその製造方法の提供。 - 特許庁

To provide a semiconductor device, together with its manufacturing method, where the junction capacity in a drain region is reduced, while a floating effect of a substrate is suppressed, and a heat generated at a channel part tends to be radiated to a substrate side.例文帳に追加

ドレイン領域のジャンクション容量を低減できると共に、基板浮遊効果を抑制でき、チャネル部で発生する熱を基板側に放熱しやすい半導体装置及びその製造方法を提供する。 - 特許庁

To provide an electro-optical device having excellent electrical characteristic which can surely control substrate floating effect such as parasitic bipolar phenomenon in a MIS transistor of SOI structure.例文帳に追加

ＳＯＩ構造のＭＩＳトランジスタにおいて、寄生バイポーラ現象などの基板浮遊効果を確実に抑制することができ、電気的特性に優れた電気光学装置を提供する。 - 特許庁

To provide an electro-optical device having excellent electrical characteristic which can surely control substrate floating effect such as parasitic bipolar phenomenon on a MIS transistor of SOI structure.例文帳に追加

ＳＯＩ構造のＭＩＳトランジスタにおいて、寄生バイポーラ現象などの基板浮遊効果を確実に抑制することができ、電気的特性に優れた電気光学装置を提供する。 - 特許庁

To provide the manufacturing method of a semiconductor device, which never impairs the performance of a transistor while fully suppressing the floating effect of a substrate that accompanies an impact ionization in a SOI device.例文帳に追加

ＳＯＩデバイスにおけるインパクトイオン化に伴う基板浮遊効果を十分に抑制しつつ、トランジスタ性能を阻害することのない半導体装置の製造方法を提供する。 - 特許庁

To provide manufacturing method of semiconductor substrate, semiconductor substrate, semiconductor device, electro-optic device and electronic instrument, which are capable of obtaining a highly reliable matter which prevents floating effect of a substrate through simple process and, as a result, which has realized the reduction of a manufacturing cost.例文帳に追加

基板浮遊効果を防止できる信頼性の高いものを簡便な工程で得ることができ、ひいては製造コストの低減を実現した、半導体基板の製造方法、半導体基板、半導体装置、電気光学装置、及び電子機器を提供する。 - 特許庁

To provide a semiconductor device which reduces deterioration in the electrical characteristics of a semiconductor layer due to the floating effect of a substrate and which exhibits superior electrical characteristics, as well as to provide a manufacturing method for such a semiconductor device, an active matrix substrate, an electro-optic device, and an electronic apparatus.例文帳に追加

基板浮遊効果に起因する半導体層の電気的特性の劣化を抑制し、優れた電気的特性を示す半導体装置とその製造方法、アクティブマトリクス基板、電気光学装置および電子機器を提供する。 - 特許庁

Thus it is possible to reduce a substrate-floating effect even if the gate electrode is microstructured, because the body-contact region is provided to draw excess carriers generated in the channel region through the body-contact region.例文帳に追加

このように、ボディコンタクト領域を設け、当該領域を介してチャネル領域に生じた過剰キャリアを引き抜くことで、ゲート電極を微細化しても、基板浮遊効果を低減することができる。 - 特許庁

The source/drain of the sense field-effect transistor is formed as an embedded doping layer (e.g. N+ in a P-type doped substrate) formed, prior to the formation of a polysilicon floating gate and a control gate.例文帳に追加

センス電界効果トランジスタのソース／ドレインは、ポリシリコン浮遊ゲート及びコントロールゲートの形成前に形成される埋込ドーピング層（例えば、Ｐ型にドーピングされた基板中のＮ＋）から形成される。 - 特許庁

To provide a semiconductor device and its fabricating method in which floating effect of a substrate incident to impact ionization can be suppressed sufficiently in an SOI device while suppressing increase in the occupation area of the SOI device.例文帳に追加

ＳＯＩデバイスの占有面積の増加を抑えつつ、ＳＯＩデバイスにおけるインパクトイオン化に伴う基板浮遊効果を十分に抑制できる半導体装置及びその製造方法を提供する。 - 特許庁

To provide an electro-optical device comprising a semiconductor device formed in a semiconductor layer on an insulator layer, wherein a substrate floating effect unique to an SOI structure is suppressed without decreasing the aperture percentage.例文帳に追加

絶縁体層上の半導体層に形成された半導体装置を含む電気光学装置において、開口率を確保しながらSOI特有の基板浮遊効果を抑制した電気光学装置を提供する。 - 特許庁

To prevent substrate floating effect caused when a channel area of a transistor consisting of a single crystal silicon layer covered by an insulating film is in an afloat state electrically, and to stabilize electrical property of an element.例文帳に追加

特に、絶縁膜により覆われた単結晶シリコン層からなるトランジスタのチャネル領域が電気的に浮いた状態となるために発生する基板浮遊効果を防止し、素子の電気的特性を安定させる。 - 特許庁

To prevent substrate floating effect, which is generated due to the channel region of a transistor element consisting of a single crystal silicon layer covered with an insulating film becoming a state such that the channel region floats electrically, and to stabilize the electrical characteristics of the element.例文帳に追加

絶縁膜により覆われた単結晶シリコン層からなるトランジスタ素子のチャネル領域が電気的に浮いた状態となるために発生する基板浮遊効果を防止し、素子の電気的特性を安定させる。 - 特許庁

To provide a semiconductor integrated circuit device for preventing a decrease in characteristics caused by the substrate floating effect of a MOS transistor for composing an input/output circuit, in the semiconductor integrated circuit device that is arranged on an SOI substrate and allows the supply voltage of the input/output circuit section to be higher than that of a core circuit.例文帳に追加

ＳＯＩ基板上に配設され、入出力回路部の電源電圧がコア回路部の電源電圧よりも高い半導体集積回路装置において、入出力回路部を構成するＭＯＳトランジスタの基板浮遊効果に起因する特性低下を防止した半導体集積回路装置を提供する。 - 特許庁

To obtain a semiconductor device capable of ensuring stable element operation which can eliminate a failure by the non-continuation of a band based on a hetero structure, can quickly escape a majority carrier to a body contact electrode, and can improve the controllability of body potential by the suppression of a substrate floating effect.例文帳に追加

ヘテロ構造によるバンド不連続による不具合を解消することができ、多数キャリアをボディコンタクト電極に速やかに逃がすことができ、基板浮遊効果を抑制しボディ電位の制御性を改善した素子動作の安定した半導体装置を実現する。 - 特許庁

In the Mach-Zehnder type optical modulator having an optical waveguide 10 and a coplanar electrode 20 formed on a substrate 1 with an electro-optic effect, the modulator is constructed by providing floating electrodes 30A, 30B formed of a conductive material on side faces 1A, 1B along parallel waveguides 13A, 13B out of side faces nearly vertical to a surface of the substrate 1.例文帳に追加

本発明は、電気光学効果を有する基板１の表面に光導波路１０およびコプレーナ電極２０を形成したマッハツェンダ型の光変調器について、基板１の表面に略垂直な側面のうちの平行導波路１３Ａ，１３Ｂに沿った側面１Ａ，１Ｂに、導電性を有する材料を用いて形成したフローティング電極３０Ａ，３０Ｂを備えて構成される。 - 特許庁

To set the response speed of the floating amount adjustment of the magnetic head slider 1 to fast as much as possible and to reduce the effect of heat generated from the heat generation resistor 11 on the magnetic reproducing element 2b, the heat generation resistor 11 is arranged in a position apart from the magnetic reproducing element 2b between the substrate 1a and the magnetic reproducing element 2b.例文帳に追加

磁気ヘッド・スライダ１の浮上量調整の応答速度をできるだけ早くし、発熱抵抗体１１の発熱による磁気再生素子２ｂへの影響を少なくするために、発熱抵抗体１１を基板部分１ａと磁気再生素子２ｂとの間で、磁気再生素子２ｂから離れた位置に配置する。 - 特許庁

Plural memory cells are divided into blocks of one or more, memory cells in each block are provided on the same semiconductor substrate 10, and a memory cell is composed of a field effect transistor having a source 14a, a drain 14b, a floating gate 16, and a control gate 18, and their sources are commonly coupled so as to be connected electrically.例文帳に追加

複数のメモリセルは１以上のブロックに分割され、各ブロック内のメモリセルは、同一の半導体基体１０上に設けられ、ソース１４ａ・ドレイン１４ｂ、浮遊ゲート１６および制御ゲート１８を有する電界効果トランジスタによりそれぞれ構成され、それらのソースが互いに電気的に接続されるように共通に繋がっている。 - 特許庁