「full cache」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

When the content of the cache memory is updated to new information by an address cache or data cache having a full associative method or a configuration according to it, the use history of each entry constituting the cache memory is grasped by generation management using the timer to select an unused entry.例文帳に追加

フルアソシエイティブ方式若しくはそれに準ずる構成を有する、アドレスキャッシュ若しくはデータキャッシュによる、キャッシュメモリーの内容を新たな情報に更新する際に、タイマーを使用した世代管理によって、キャッシュメモリーを構成する各エントリーの使用履歴を把握して、未使用のエントリーを選択する。 - 特許庁

A mechanism is included to add a level to the multi-level cache when the node determines that the last level is full.例文帳に追加

ノードが最後のレベルが満杯であると判断したときに、マルチレベルキャッシュにレベルを１つ追加するためのメカニズムが含まれる。 - 特許庁

To realize the effective use of a band having a full duplex path at a low cost in the case of using the full duplex path for connection between a switch part and a cache memory part in a switch connection type disk array.例文帳に追加

スイッチ接続型ディスクアレイにおいて、スイッチ部とキャッシュメモリ部との接続に全二重パスを使用した場合に、全二重パスの持つ帯域の有効利用を低コストで実現すること。 - 特許庁

If the capacity of the cache 51 (e.g., 100 MB, settable by a user) is full, the entry having the lowest priority is deleted from the cache 51 according to a prescribed rule (LRU, etc.).例文帳に追加

キャッシュ５１の容量（例えば１００メガバイト、ユーザ設定可能）が一杯になったときには、所定の規則（ＬＲＵ等）にしたがって最も優先度の低いエントリをキャッシュ５１から削除する。 - 特許庁

In an engine control microcomputer having two CPU cores, a ROM cache memory, and a RAM cache memory, during engine control, an engine control mode wherein maximum performance can be exerted by full use of the CPU cores and the cache memories is selected (S140).例文帳に追加

２つのＣＰＵコアとＲＯＭキャッシュメモリ及びＲＡＭキャッシュメモリを備えたエンジン制御マイコンにおいて、エンジン制御中は、ＣＰＵコア及びキャッシュメモリをフルに使用して最高の処理能力を発揮できるエンジン制御モードが選択される（Ｓ１４０）。 - 特許庁

When a list for holding entries for the first cache is full, the list is scanned to identify unmodified (read) data which can be discarded from the cache to make room for new data.例文帳に追加

前記第１のキャッシュに関するエントリを維持するリストが一杯である場合は、前記リストをスキャンして新しいデータ用の場所を設けるために、前記キャッシュから廃棄することができる未修正の（読出し）データを特定する。 - 特許庁

An access path 10 shared by a host interface part 4 or a disk interface part 6 in order to access the cache memory part 7 is constituted of the full duplex path.例文帳に追加

ホストインターフェース部４又はディスクインターフェース部６がキャッシュメモリ部７をアクセスする為に共有するアクセスパス１０を全二重パスで構成する。 - 特許庁

A packet processing circuit 101 extracts a destination address from a received packet, retrieves the cache with the destination address and retrieves the full table in the case of a mishit.例文帳に追加

パケット処理回路１０１は、受信したパケットから宛先アドレスを抽出して、それによりキャッシュを検索し、ミスヒットならフルテーブルを検索する。 - 特許庁

As regards image data managed on the basis of DCF specifications, unique ID is generated from the stored full path name, and used at the time of retrieval in a cache.例文帳に追加

ＤＣＦ規格に基づき管理されている画像データに対し、その保存されているフルパス名から固有のＩＤを生成し、キャッシュ内で検索時に使用する。 - 特許庁

An entry selecting device 105 refers to the hit situation database and selects an entry group to be the object of an entry in the case of adding/ erasing the entry between the full table and the cache.例文帳に追加

エントリ選択装置１０５は、フルテーブルとキャッシュとの間のエントリの追加・削除に際して、ヒット状況データベースを参照してその対象となるエントリ群を選択する。 - 特許庁

To exert the original performance of a cache by making the full bit of a tag address be a valid value regardless of memory capacity.例文帳に追加

メモリ容量に関わらずＴａｇアドレスが常に全ｂｉｔ有効値となり、キャッシュ本来の性能を発揮することができるキャッシュ制御方法およびキャッシュコントローラを提供する。 - 特許庁

If the memory 7 is Full when caching in the memory 7, a cache out determining unit 12 deletes contents whose validity date has expired from the memory 7 and the storage unit 6.例文帳に追加

メモリ７にキャッシュインする時にメモリ７がＦｕｌｌであった場合、キャッシュアウト判定装置１２が、まず、有効期限が既に経過しているコンテンツをメモリ７およびストア装置６から削除する。 - 特許庁

Since much disk data that is the subject of a write request is first read, upon a subsequent write request the drive controller determines whether the starting and ending blocks are in cache and if so, writes new data to those blocks, calculates a full ECC for them, and then calculates ECC for intervening blocks and writes new data to the intervening blocks.例文帳に追加

書き込み要求の対象のディスク・データの多くは先ず読まれるので、次の書き込み要請のときドライブコントローラは、キャッシュに開始・終了ブロックが存在するか判定し、もしそうであれば、それらのブロックに新データを書き込み、それらについて全ECCを計算し、ついで、中間のブロックについてECC を計算し、該中間ブロックに新データを書き込む。 - 特許庁