「gate source」に関連した英語例文の一覧と使い方(22ページ目) - Weblio英語例文検索

Circuitry for conducting source 55 and drain 56 bias voltages to the semiconductor body near a first gate 50 and a last gate 51 in the series, and circuitry to conduct gate bias voltages to the plurality of gates are provided.例文帳に追加

ソース５５およびドレイン５６のバイアス電圧を、半導体本体の、直列における第１のゲート５０および最後のゲート５１の近くに伝える回路、ならびにゲートのバイアス電圧を複数のゲートに伝える回路が備えられる。 - 特許庁

After a gate electrode 4 is formed of silicon on a silicon substrate 1 through a gate insulating film 3, the silicon substrate 1 is implanted with impurities to form a diffusion layer 7 becoming a source or a drain in regions sandwiching the gate electrode 4.例文帳に追加

シリコン基板１上にゲート絶縁膜３を介してシリコンからなるゲート電極４を形成した後、シリコン基板１に不純物を注入して、ゲート電極４を挟む領域にソースまたはドレインとなる拡散層７を形成する。 - 特許庁

The organic thin film transistor comprises a substrate, a gate electrode, a gate insulating layer, a source electrode, a drain electrode, and an organic semiconductor layer wherein the gate insulating layer comprises a layer of organic insulator having a polar group.例文帳に追加

基板と、ゲート電極と、ゲート絶縁層と、ソース電極と、ドレイン電極と、有機半導体層とからなり、 前記ゲート絶縁層は、極性基を有する有機絶縁体からなる層を備えることを特徴とする有機薄膜トランジスタ。 - 特許庁

The conductive layer 41 for repairing gate disconnection is provided so as not to come in contact with the source signal wirings 17 and at least two parts of the conductive layer 41 for repairing gate disconnection are electrically connected to the gate signal wirings 15.例文帳に追加

ゲート断線修復用導電層４１がソース信号配線１７に接触しないように設けられ、ゲート断線修復用導電層４１の少なくとも２箇所がゲート信号配線１５と電気的に接続されている。 - 特許庁

The semiconductor device is provided with a semiconductor substrate 11, a gate insulating film 15 formed on the semiconductor substrate, a gate electrode constituted of a main constituent of silicon and formed on the gate insulating film, and a source/drain region formed on the semiconductor substrate.例文帳に追加

半導体基板と、この半導体基板上に形成されたゲート絶縁膜と、このゲート絶縁膜上に形成されたシリコンを主成分とするゲート電極と、半導体基板に形成されたソース・ドレイン領域とを有する。 - 特許庁

The field-effect transistor has a substrate, and a gate electrode, a gate insulating layer, a channel layer, a source electrode and a drain electrode on the substrate, the gate insulating layer includes gallium oxide, and the channel layer is an organic semiconductor layer.例文帳に追加

基板と、前記基板上に、ゲート電極と、ゲート絶縁層と、チャネル層と、ソース電極と、ドレイン電極と、を有し、前記ゲート絶縁層は酸化ガリウムを含み、前記チャネル層は有機半導体層である、電界効果型トランジスタ。 - 特許庁

A liquid crystal display has a function for setting arbitrarily polarities of the gate signal which is scanned at the nth time and a source signal which is outputted in accordance with the gate signal when gate wirings 101 are successively scanned from the first wiring to the final wiring.例文帳に追加

ゲート配線１０１の1番目から最終番目までを順次走査するとき、ｎ番目に走査されるゲート信号とそれに対応して出力されるソース信号との極性を任意に設定できる機能を有する。 - 特許庁

In the fabrication process of a semiconductor device having a gate electrode, a gate insulation layer, a semiconductor layer, a source electrode and a drain electrode, the gate insulation layer is formed by irradiating microwave.例文帳に追加

ゲート電極、ゲート絶縁層、半導体層、ソース電極及びドレイン電極を有する半導体デバイスの製造方法において、前記ゲート絶縁層をマイクロ波を照射して形成することを特徴とする半導体デバイスの製造方法。 - 特許庁

The silicide gate electrode 2 is formed through diffusion of a metal into a silicon gate electrode 2a while the source electrode 11 and the drain electrode 12 are formed through the diffusion of metal into silicon layers 11a, 12a thicker than the silicon gate electrode 2a.例文帳に追加

シリサイドゲート電極２は、シリコンゲート電極２ａへの金属の拡散により形成され、ソース電極１１及びドレイン電極１２は、シリコンゲート電極２より厚いシリコン層１１ａ、１２ａへの金属拡散により形成する。 - 特許庁

In this image display using transistors each having a polycrystalline semiconductor layer and a gate electrode is formed through an insulating film on the upper surface of the polycrystalline semiconductor layer, and a drain region is formed on one side of the gate electrode of the polycrystalline semiconductor layer, and a source region is formed on another side of the gate electrode of the polycrystalline semiconductor.例文帳に追加

さらに、本発明は、ＬＤＤ領域における不純物濃度の制御が容易な構成な多結晶半導体層を有するトランジスタを用いた画像表示装置、及びその製造方法を提供する。 - 特許庁

The layer where the source wiring 2 is arranged is provided with a metal part 11 which is made independent of the source wiring 2 and is electrically connected with the gate wiring 1.例文帳に追加

ソース配線２が設けられている層に、ソース配線２とは電気的に独立とされ且つゲート配線１とは電気的に接続されたメタル部１１を設ける。 - 特許庁

A drain of a third transistor 23 is connected to the supply line Z_i, a gate is connected to the source of the second transistor 22, and the source is connected to the drain of the first transistor 21.例文帳に追加

第三トランジスタ２３のドレインが供給線Ｚ_iに接続され、ゲートが第二トランジスタ２２のソースに接続され、ソースが第一トランジスタ２１のドレインに接続されている。 - 特許庁

A source electrode 12 is arranged on the p^+-type body contact region 6 and the n^+-type source region 7 separatedly from the gate electrode 10 by an interlayer insulation film 11.例文帳に追加

ソース電極１２は、ｐ^+型ボディコンタクト領域６およびｎ^+型ソース領域７の上に、層間絶縁膜１１によってゲート電極１０と離れて設けられている。 - 特許庁

The feedback circuit 260 is connected to the source 234 and the gate 232, and used for making the output voltage of the source 234 influencing the current supply nonlinear.例文帳に追加

ソース・フォロワ・フィードバック回路260は、ソース234とゲート232に結合され、電流の供給に影響を与えるソース234における出力電圧を非線形化するために使用される。 - 特許庁

In a field effect transistor 104 having 200 μm gate width, a source is connected to the drain of the field effect transistor 103 and the drain is connected to the circuit of power source.例文帳に追加

電界効果トランジスタ１０４は、ソースが電界効果トランジスタ１０３のドレインに接続され、ドレインが電源回路に接続され、２００μｍのゲート幅を有している。 - 特許庁

In a display panel, a part of a source line 36 excluding an intersection with a gate line 35 (partial source line 36B) and a pixel electrode 24 are formed on different planes from each other.例文帳に追加

ソース線３６のうちゲート線３５との交差部分以外の部分（部分ソース線３６Ｂ）と、画素電極２４とが互いに異なる面上に形成されている。 - 特許庁

To form a source and a drain, which are respectively formed on the upper and lower gate electrodes of an field-effect transistor, in a state, where the source and drain are aligned with each other to minimize parasitic capacitance which impairs high-speed operation of the field-effect transistor.例文帳に追加

上下のゲート電極にソースとドレインを整合した状態で形成して、電界効果トランジスタの高速動作を阻害する寄生容量を最小にする。 - 特許庁

A gate side insulating film, which is disposed apart from the source electrode and the drain electrode, is formed on the semiconductor layer between the source electrode and the drain electrode.例文帳に追加

ソース電極とドレイン電極との間の半導体層の上に、ソース電極及びドレイン電極から離れて配置されたゲート横絶縁膜が形成されている。 - 特許庁

A gate electrode 48 is formed on the insulating film between the source electrode and the drain electrode, and overlapped on the source electrode and the drain electrode via the insulating film.例文帳に追加

ゲート電極４８は、ソース電極とドレイン電極との間の絶縁膜上に形成され、ソース電極とドレイン電極の上に絶縁膜を介してオーバーラップしている。 - 特許庁

A liquid crystal display is disclosed which includes a panel having an array of pixels, a timing controller outputting image data and source control signals, a series of source drivers and a gate driver.例文帳に追加

画素のアレイを有するパネルと、イメージデータ及びソース制御信号を出力するタイミングコントローラと、一連のソースドライバと、ゲートドライバとを備える液晶ディスプレイが開示される。 - 特許庁

To provide a gate electrode of a field emission type electron source by which a field emission type electron source having a large area can be easily formed, and its manufacturing method.例文帳に追加

大面積の電界放出型電子源を容易に形成することを実現できる電界放出型電子源のゲート電極およびその製造方法を提供する。 - 特許庁

A gate driver 103 outputs scanning selection signals to the corresponding source wiring of a liquid crystal panel 101 and simultaneously imparts the modulation signals to the capacitively coupled source wiring.例文帳に追加

ゲートドライバ１０３は、液晶パネル１０１の当該ソース配線に走査選択信号を出力すると共に、容量結合されたソース配線に変調信号を与える。 - 特許庁

Also, in the region other than the gate electrode 24 and the source-drain expansion part 31, a Deep diffusion layer 30 is formed deeper than the source-drain expansion part 31.例文帳に追加

また、ゲート電極２４およびソース・ドレイン拡張部３１以外の領域には、ソース・ドレイン拡張部３１よりも深いＤｅｅｐ拡散層３０が形成される。 - 特許庁

On the surface of the metal silicide films formed on the surfaces of the source/drain regions and the gate electrode of the semiconductor device, there are formed respectively the impurity regions reversely conductive to its source/drain regions.例文帳に追加

ソース・ドレイン領域およびゲート電極の表面に形成された金属シリサイド膜の表面に、ソース・ドレイン領域と逆導電型の不純物領域を形成する。 - 特許庁

The optical buffer circuit includes a light source 10, an inversion optical gate switch 11 to block the output light from the light source in accordance with a block control signal, and an optical bistable device 12.例文帳に追加

光バッファ回路は、光源１０と、遮断制御信号に応じて、光源の出力光を遮断する反転光ゲートスイッチ１１と、光双安定素子１２を有する。 - 特許庁

To provide methods for generating and detecting terahertz waves using a light source of a communication band as gate light and a device thereof.例文帳に追加

通信帯の光源をゲート光にしたテラヘルツ波の発生及び検出方法並びにその装置を提供する。 - 特許庁

Then, a source electrode 70 is formed on the surface of the N-type SiC epitaxial area 20 which is not covered with the gate insulating film 40.例文帳に追加

ゲート絶縁膜４０に覆われないＮ型ＳｉＣエピタキシャル領域２０の表面にソース電極７０を設ける。 - 特許庁

To solve the problem that an insulating film covering a region from a gate electrode to a source and a drain is a factor of increased parasitic capacitance.例文帳に追加

ゲート電極からソース及びドレインまでの領域を覆う絶縁膜が、寄生容量増大の要因になっている。 - 特許庁

The source metal film 224 has a plurality of parts located between the gate metal legs 524A, 524B, 524C, 524D.例文帳に追加

ソース金属膜２２４が、ゲート金属脚部５２４Ａ、５２４Ｂ、５２４Ｃ、５２４Ｄの間に位置する複数の部分を備えている。 - 特許庁

In the thin film transistor, an overlap area of a line between the gate, and the source line and the drain is narrow and cut-off frequency is high.例文帳に追加

前記薄膜トランジスタは、ゲートとソースライン及びドレイン間ラインのオーバーラップ面積が狭くてカットオフ周波数が高い。 - 特許庁

A control clock S1 is inputted to the gate of a pMOS Q5 connected between a power source and the output terminal of the INV1.例文帳に追加

制御クロックＳ１は、電源とＩＮＶ１の出力端間に接続されたｐＭＯＳ Ｑ５のゲートに入力される。 - 特許庁

Regions of a gate insulating film 16 that are to be on a source region 12 and a drain region 13 of an active layer 5 constitute thin-film sections 18.例文帳に追加

活性層５のソース領域12およびドレイン領域13となる部分上のゲート絶縁膜16を薄膜部18とする。 - 特許庁

To provide a display capable of suppressing variation of capacity between a gate and a source in a thin film transistor in a pixel part.例文帳に追加

画素部の薄膜トランジスタにおけるゲート・ソース間容量のばらつきを抑制することが可能な技術を提供する。 - 特許庁

Further, voltage V12 is applied to a gate of the MOS transistor M15 with potential A being applied to a source thereof.例文帳に追加

そして、ＭＯＳトランジスタＭ１５のゲートには電圧Ｖ１２が印加されると共にソースには電位Ａが印加されている。 - 特許庁

The thin-film transistor includes a gate electrode 22, a source region 24, a drain region 25 and channel forming regions 26.例文帳に追加

薄膜トランジスタは、ゲート電極２２と、ソース領域２４、ドレイン領域２５及びチャネル形成領域２６を含んでいる。 - 特許庁

N+-type source and drain diffusion layers 16 (16S and 16D) are arranged in a self-aligning way on both sides of the gate electrode 14.例文帳に追加

Ｎ^+ 型のソース，ドレイン拡散層１６（１６Ｓ，１６Ｄ）は、ゲート電極を隔てて自己整合的に配されている。 - 特許庁

Thus, it is possible to equalize the temperature curves of the gate/source voltages of the FETs (M_1, M_2) by adjusting the size of elements.例文帳に追加

これにより、ＦＥＴ（Ｍ_１，Ｍ_２）のゲート-ソース間電圧の温度曲線を素子のサイズの調整によって等しくできる。 - 特許庁

The MOSFET 210 used as a variable impedance element is connected between the gate and source of the main MOSFET 100.例文帳に追加

主たるＭＯＳＦＥＴ（１００）のゲート・ソース間に、可変インピーダンス素子としてのＭＯＳＦＥＴ（２１０）を接続する。 - 特許庁

The input terminal 102 is connected with a source and bulk of a MOS transistor M4 and a gate and bulk of a MOS transistor M3.例文帳に追加

入力端子１０２には、ＭＯＳトランジスタＭ４のソース、バルク、ＭＯＳトランジスタＭ３のゲート、バルクが接続されている。 - 特許庁

A drive transistor Tr2 has a gate G connected to an input node A and has a source S connected to an output node B.例文帳に追加

ドライブトランジスタＴｒ２は、ゲートＧが入力ノードＡにつながり、ソースＳが出力ノードＢにつながっている。 - 特許庁

Gate electrodes 24, drain electrodes 25 and source electrodes 26 are formed on a semiconductor substrate 22 in combtooth forms.例文帳に追加

半導体基板２２上に、ゲート電極２４、ドレイン電極２５およびソース電極２６の各々が櫛歯状に形成される。 - 特許庁

Consequently, switching characteristics are improved owing to the reduction of the on-resistance and the reduction of gate-source capacitance Cgs.例文帳に追加

これにより、オン抵抗の低減、およびゲート−ソース間容量Ｃｇｓの低減によるスイッチング特性の向上が図れる。 - 特許庁

To provide a thin film transistor which has a very small parasitic capacity Cgs between the gate and the source, and which has a uniform characteristics.例文帳に追加

ゲートとソースとの間の寄生容量Ｃgsが極めて小さく、且つ特性が均一な薄膜トランジスタを提供する。 - 特許庁

A first gate pad 20 is arranged on the substrate outside the source electrode and is connected to the first tip 38.例文帳に追加

第１のゲートパッド２０は、ソース電極から外側で前記基板に配置され、第１の先端部３８に接続されている。 - 特許庁

To provide a vertical channel memory which comprises a substrate, a channel, a multilayer structure, a gate, a source and a drain, and to provide a manufacturing method therefor.例文帳に追加

基板、チャネル、多層構造、ゲート、ソーおよびドレインを含む縦型チャネルメモリーと、その製造方法を提供する。 - 特許庁