「gate source」に関連した英語例文の一覧と使い方(24ページ目) - Weblio英語例文検索

One is a gate electrode of MOSFET, and 2 is a diffusion layer for forming a source or drain of the MOSFET.例文帳に追加

１はＭＯＳＦＥＴのゲート電極であり、２はＭＯＳＦＥＴのソースまたはドレインを形成する拡散層である。 - 特許庁

The resist 31 is removed, and a drain 3 and source 4 are formed by implantation of impurities using the control gate electrode 12 as a mask.例文帳に追加

レジスト３１を除去し、コントロールゲート電極１２をマスクとして不純物を打込み、ドレイン３、ソース４を形成する。 - 特許庁

The gate and the source of a portion of the third active element connect to the second segment and the drain connects to the odd number scanning line.例文帳に追加

ゲート及び第3能動素子の一部分のソースは第１セグメントと接続し、ドレーンは奇数走査線と接続する。 - 特許庁

To solve a problem that a short circuit is easily generated between a gate electrode and a source electrode in a conventional semiconductor device.例文帳に追加

従来の半導体装置においては、ゲート電極およびソース電極間でショートが発生し易くなってしまう。 - 特許庁

To reduce fringe capacitance generated between a gate electrode of a MISFET and a semiconductor region for a source/drain.例文帳に追加

ＭＩＳＦＥＴのゲート電極と、ソース・ドレイン用の半導体領域との間に生じるフリンジ容量を低減する。 - 特許庁

The gate electrode 4 has a function to apply an electric field on the electron emitting source 5, for causing it to emit electrons.例文帳に追加

ゲート電極４は、電子放出源５に対して電子放出させるための電界を印加するためのものである。 - 特許庁

Source wiring of a drive circuit is fabricated by the same process as that of the gate wiring 162 or the pixel electrode 163 at the pixel part.例文帳に追加

一方、駆動回路のソース配線は、画素部のゲート配線１６２や画素電極１６３と同じ工程で作製する。 - 特許庁

As to the contact holes in the protective film, only drain electrodes of the thin film transistors are exposed, and the gate pads and the source pads are protected.例文帳に追加

保護膜のコンタクトホールは、薄膜トランジスタのドレイン電極のみを露出させて、ゲートパッドとソースパッドは保護する。 - 特許庁

A semiconductor element comprises a gate region 1, a source region 2, and a drain region 3 formed on a silicon substrate.例文帳に追加

シリコン基板上に形成されたゲート領域１と、ソース領域２、ドレイン領域３とを備える半導体素子である。 - 特許庁

The film thickness of a dummy pattern 5 is made larger than that at the intersection of a gate electrode wiring 8 and a source electrode wiring 9.例文帳に追加

ダミーパターン５の膜厚を、ゲート電極配線８とソース電極配線配線９との交差部分より大きくする。 - 特許庁

The cascode transistor is configured by connecting in series a source grounded transistor and a gate grounded transistor.例文帳に追加

カスコードトランジスタはソース接地トランジスタとゲート接地トランジスタとが直列に接続されて構成されていることを特徴とする。 - 特許庁

A source and drain area 6 is formed by ion implantation while the gate electrode and the side wall insulating film 4 are being used.例文帳に追加

ゲート電極およびサイドウォール絶縁膜４をマスクとしたイオン注入により、ソース・ドレイン領域６を形成する。 - 特許庁

Thereafter, impurity ions are implanted with this gate electrode 15 as a mask, thereby forming a source/drain diffusion layer 16.例文帳に追加

その後、このゲート電極１５をマスクに不純物イオン注入することにより、ソース／ドレイン拡散層１６を形成する。 - 特許庁

The capacitor includes a first capacitor circuit for sampling a gate source voltage in a first sampling period and a second capacitor circuit.例文帳に追加

キャパシタは、第一サンプリング期間でゲートソース電圧をサンプリングする第一キャパシタ回路と、第二キャパシタ回路と、を有する。 - 特許庁

A source electrode 106, a gate electrode 107 and a drain electrode 108 are formed on such a crystal structure.例文帳に追加

そして、このような結晶構造上に、ソース電極１０６、ゲート電極１０７、ドレイン電極１０８を形成する。 - 特許庁

A floating gate 204a is formed on the semiconductor substrate between the cell source region 218s and the drain region 218d.例文帳に追加

ソース領域２１８ｓ及びドレイン領域２１８ｄの間の半導体基板上に浮遊ゲート２０４ａが形成される。 - 特許庁

A gate insulating film 20 is formed for covering the source electrode 14, the drain electrode 16, and the organic semiconductor layer 18.例文帳に追加

ソース電極１４とドレイン電極１６と有機半導体層１８とを被覆するゲート絶縁層２０を形成する。 - 特許庁

Thereafter, in a silicide process, a cobalt silicide film is formed on the gate electrode 4 and the high concentration source/drain region 7.例文帳に追加

その後、サリサイドプロセスにより、ゲート電極４及び高濃度ソース・ドレイン領域７上にコバルトシリサイド膜を形成する。 - 特許庁

A source/drain region 51 and a diffusion layer 52 are formed by ion implantation, for which the first gate electrode 31 is a mask.例文帳に追加

第１のゲート電極３１をマスクとしたイオン注入によりソースドレイン領域５１及び拡散層５２を形成する。 - 特許庁

A source/drain diffused layer 25 is formed on the surface of the semiconductor substrate so as to sandwich a channel region under a gate electrode.例文帳に追加

ソース／ドレイン拡散層２５は、ゲート電極下のチャネル領域を挟むように半導体基板の表面に形成される。 - 特許庁

The voltage between source and gate of the field effect transistor (601) is supplied for each line of the detection device array or each pixel.例文帳に追加

電界効果トランジスタ（６０１）のソース-ゲート間電圧が検出器アレイの行毎または画素毎に供給される。 - 特許庁

Terminal pads 7, connected to source, drain and gate electrodes, are arranged outside the area of the field effect transistor.例文帳に追加

電界効果トランジスタの領域の外には、ソース、ドレイン及びゲート電極にそれぞれ接続される端子パッド７を設ける。 - 特許庁

Heat treatment is executed on the SOI substrate to form silicide layers in the surfaces of the gate electrode and the drain/source regions.例文帳に追加

ＳＯＩ基板に熱処理を施してゲート電極およびドレイン／ソース領域の表面にシリサイド層を形成する。 - 特許庁

In the n+ regions 6 exposed from the openings 12 of the gate insulation film 9, source electrodes 14 are formed.例文帳に追加

また、ゲート絶縁膜９の開口１２から露出するｎ^+型領域６には、ソース電極１４が形成されている。 - 特許庁

The source-drain electrodes 6 and 7 are arranged in such a manner that they do not exist in an area wherein a gate electrode 22 is provided.例文帳に追加

ソース・ドレイン電極６、７は、ゲート電極２２の配設された領域上に存在しないよう配置されている。 - 特許庁

Then the source area and drain area 8 of the insulated gate FET are formed in the semiconductor substrate 1.例文帳に追加

次に、半導体基板１中に絶縁ゲート型電界効果トランジスタのソース領域およびドレイン領域８を形成する。 - 特許庁

Further, a source electrode 9s, a drain electrode 9d, and a gate electrode 9g are formed to form a semiconductor element.例文帳に追加

更に、ソース電極９ｓ、ドレイン電極９ｄ及びゲート電極９ｇを形成し、半導体素子を形成する。 - 特許庁

Capacitance loss is reduced greatly on the part due to low permittivity on an interface between the gate and the source/drain.例文帳に追加

ゲートとソース／ドレインとの間の界面における低誘電率により、その場所でのキャパシタンス損失が多大に低減される。 - 特許庁

After the mobility correction, the signal value to be supplied substantially is supplied between the gate and the source, so as to perform light-emitting operation.例文帳に追加

そしてこの移動度補正の後に本来与えるべき信号値をゲート・ソース間に与え、発光動作を実行させる。 - 特許庁

An n^+ gate contact region and an n^+ source region are formed simultaneously, and the impurity distribution of them are set to be identical.例文帳に追加

また、ｎ^＋ゲートコンタクト領域とｎ^＋ソース領域を同時に形成し、両者の不純物分布を同一とする。 - 特許庁

The FET 40 includes a source/drain region 42, an SD extension region 43, a gate electrode 44, and a sidewall 46.例文帳に追加

ＦＥＴ４０は、ソース・ドレイン領域４２、ＳＤ extension領域４３、ゲート電極４４およびサイドウォール４６を含んでいる。 - 特許庁

Chapter 6, Chip Source Code, contains a complete listing of the chip design language (VHDL) code that specifies how we designed the custom gate array chip. 例文帳に追加

第6章チップソースコードには、ゲートアレイのカスタムチップを設計したときのチップデザイン言語（VHDL）コードの完全なリストがある。 - Electronic Frontier Foundation『DESのクラック：暗号研究と盗聴政策、チップ設計の秘密』

The MOS transistor M10 is wired to a source, a gate, and a body to function as a constant current source, and has electric characteristics that a source potential becomes higher than the silicon substrate potential, so a saturation current decreases.例文帳に追加

ＭＯＳトランジスタＭ１０は、ソース、ゲート及びボディが結線されて定電流源として機能し、ソース電位がシリコン基板電位よりも高くなることで飽和電流が減少する電気的特性をもっている。 - 特許庁

The thin and long shaped part 15 includes a source 33, disposed on the end part thereof and a gate 31 disposed with a distance from the source 33, in the region between the surface where the thin and long-shaped part 15 projects and the source 33.例文帳に追加

細長形状部１５は、その先端部に設けられたソース３３と、細長形状部１５が突出する表面とソース３３との間の領域にソース３３に離間して設けられたゲート３１と、を有する。 - 特許庁

Many source wires 14 having upper end sides connected to a source driver 17 and many gate wires 15 orthogonal to respective source wires 14 are formed on a glass substrate 11 of a liquid crystal panel 10.例文帳に追加

液晶パネル１０のガラス基板１１には、上端側がソースドライバ１７に接続されたソース配線１４が多数本形成されるとともに、各ソース配線１４と直交するゲート配線１５が多数本形成されている。 - 特許庁

The first source contact S1 of the first transistor 2 is connected to a power supply Vcc, and the second source contact S2 is connected to a wiring 4 to which the gate or source of the second transistor 3 is connected.例文帳に追加

この第１のトランジスタ２の第１のソースコンタクトＳ１には電源ＶＣＣを接続するとともに、第２のソースコンタクトＳ２には第２のトランジスタ３のゲートもしくはソースに接続される配線４を接続している。 - 特許庁

The source driver applies driving video signals to respective source bus lines so that when respective gate bus lines are selected, the driving video signals applied to the respective source bus lines are inverted in polarity in every two fields.例文帳に追加

ソースドライバは、各ゲートバスラインが選択されているときに各ソースバスラインに印加される駆動用映像信号の極性が２フィールド毎に反転するように、各ソースバスラインに駆動用映像信号を印加する。 - 特許庁

A capacitor added in series with a gate of a JFET in a sealing member of the JFET and a resistor connected between the gate and a source of the JFET makes up a high-pass filter.例文帳に追加

Ｊ−ＦＥＴの封止部材内で、ゲートと直列に容量を付加し、当該容量とＪ−ＦＥＴのゲート−ソース間に接続される抵抗とによってハイパスフィルタを構成する。 - 特許庁

An output of a high voltage generation circuit 10 is connected to a source line SL through a first transfer gate 13, and connected to a word line WL through a second transfer gate 14.例文帳に追加

高電圧発生回路１０の出力は、第１の転送ゲート１３を介してソース線ＳＬに接続され、第２の転送ゲート１４を介してワード線ＷＬに接続されている。 - 特許庁

To prevent short circuiting between a gate electrode and a source electrode, in a process of forming gate section and an active section of a trench lateral power MOSFET where an extended drain region is formed in a trench.例文帳に追加

拡張ドレイン領域をトレンチ内部に形成したトレンチラテラルパワーＭＯＳＦＥＴのゲート部と活性部を形成する工程において、ゲート電極とソース電極との短絡を防止する。 - 特許庁

The thin-film transistor 1 is constituted of an insulating substrate 2, a gate electrode 3, a gate insulating film 4, a semiconductor layer 5 of a lower layer, a source electrode 6, a drain electrode 7 and an upper layer semiconductor layer 8.例文帳に追加

薄膜トランジスタ１は、絶縁基板２、ゲート電極３、ゲート絶縁膜４、下層の半導体層５、ソース電極６、ドレイン電極７、上層の半導体層８からなっている。 - 特許庁

A constant current, therefore, flows between the gate of an output transistor 105p and the current source 102 until the gate voltage of the output transistor 105p varies almost to a second potential.例文帳に追加

よって、出力トランジスタ１０５ｐのゲート電圧が『第２の電位』の近傍になるまでの間、出力トランジスタ１０５ｐのゲートと電流源１０２との間には定電流が流れる。 - 特許庁

The bit line BL is connected to a column selection gate 3b through a clamp circuit 20 consisting of NMOS transistors QN2 a gate of which is driven by bias voltage VB being lower than a power source.例文帳に追加

ビット線ＢＬは、ゲートが電源より低いバイアス電圧ＶＢにより駆動されるＮＭＯＳトランジスタＱＮ２からなるクランプ回路２０を介してカラム選択ゲート３ｂに接続される。 - 特許庁

At the cancell of standby, a bias voltage VP in a constant current source 40 is applied to a gate of a PMOS53a, and in usual operation, an output voltage of a differential amplifier 50 is applied to the gate of the PMOS53a.例文帳に追加

スタンバイ解除時に定電流源４０内のバイアス電圧VPをPMOS５３ａのゲートに印加し、通常動作時は差動増幅段５０の出力電圧をそのPMOS５３ａのゲートに印加する。 - 特許庁

In a transistor 3A for sampling, a gate is connected to a scanning line WSL 101, a source is connected to a signal line DTL 101 and a drain is connected to a gate of a transistor 3B for driving.例文帳に追加

サンプリング用トランジスタ３Ａは、ゲートが走査線ＷＳＬ１０１に接続し、ソースが信号線ＤＴＬ１０１に接続し、ドレインが駆動用トランジスタ３Ｂのゲートに接続する。 - 特許庁