「gate source」に関連した英語例文の一覧と使い方(27ページ目) - Weblio英語例文検索

The switching circuit 100 includes: a normally-off switching element 130 having a gate electrode, a source electrode being connected with the ground, and a drain electrode being connected with a power supply potential V_dd; and a normally-off FET 132 having a drain electrode and a source electrode being connected, respectively, with the gate electrode and the source electrode of the switching element 130, and a gate electrode.例文帳に追加

スイッチング回路１００は、ゲート電極、接地に接続されるソース電極、及び電源電位Ｖ_ｄｄに接続されるドレイン電極を有するノーマリーオフ型のスイッチング素子１３０と、スイッチング素子１３０のゲート電極及びソース電極に、それぞれ接続される、ドレイン電極及びソース電極、並びに、ゲート電極を有するノーマリーオン型ＦＥＴ１３２とを含む。 - 特許庁

A gate insulating film is formed over a gate electrode, and a microcrystalline semiconductor film which functions as a channel formation region is formed over the gate insulating film, and a buffer layer is formed over the microcrystalline semiconductor film, and a pair of source and drain regions are formed over the buffer layer, and a pair of the source and drain electrodes in contact with the source and drain regions are formed.例文帳に追加

ゲート電極上にゲート絶縁膜が形成され、ゲート絶縁膜上にチャネル形成領域として機能する微結晶半導体膜が形成され、微結晶半導体膜上にバッファ層が形成され、バッファ層上に一対のソース領域及びドレイン領域が形成され、ソース領域及びドレイン領域に接する一対のソース電極及びドレイン電極が形成される。 - 特許庁

A transistor circuit (100) is provided with a driving transistor whose conductance between a source and drain is controlled according to the voltage of the input signal which is to be supplied to its gate and a compensating transistor (120) whose gate is connected to either a source or a drain and which is connected so that the input signal is supplied to the gate of the driving transistor via the source and the drain.例文帳に追加

トランジスタ回路（１００）は、ゲートに供給される入力信号の電圧に応じてソース及びドレイン間のコンダクタンスが制御される駆動用トランジスタ（１１０）と、ゲートがソース及びドレインの一方に接続されており、該ソース及びドレインを介して入力信号が駆動用トランジスタのゲートに供給されるように接続された補償用トランジスタ（１２０）とを備える。 - 特許庁

The TFT sheet in which a plurality of TFT connected through gate and source buslines are formed on a support sheet, the TFT has a source electrode connected by a channel consisting of a gate electrode, gate insulating layer, and semiconductor layer, and at least the source busline and the drain electrode are formed from flowability material containing metal particulate and conductive polymer.例文帳に追加

支持体シート上に、ゲートバスライン及びソースバスラインを介して連結された複数の薄膜トランジスタが形成され、該薄膜トランジスタはゲート電極、ゲート絶縁層、半導体層からなるチャネルで連結されたソース電極及びドレイン電極を有し、少なくともソースバスライン及びドレイン電極が、金属微粒子と導電性ポリマーとを含有する流動性材料から形成された薄膜トランジスタシート。 - 特許庁

A capacity is added in series relative to the gate boosting capacity of the transfer transistor, and potential between the capacities is raised by charging electric charge in between the capacities connected in series in advance in gate-boosting the transfer transistor, thus allowing the gate and source of the transfer transistor to carry the boosting range exceeding the source voltage without using the boosting level or the like other than the other source.例文帳に追加

伝達トランジスタのゲート昇圧用容量に対し直列に容量を追加し、伝達トランジスタのゲート昇圧に際し前もって直列に接続された容量間に電荷を充電し容量間の電位を上げておくことにより、電源以外の昇圧レベル等を使用すること無く伝達トランジスタのゲート及びソースに電源電圧以上の昇圧幅を持たせる。 - 特許庁

A gate oxide film, a gate electrode 105 into which boron is introduced, and source/drain regions 106, 108 are formed on an Si substrate 101, and a side wall 107 of an Si oxide film is formed on the side surface of the gate electrode, thereby constituting a PMOS transistor.例文帳に追加

Ｓｉ基板１０１にゲート酸化膜とＢを導入したゲート電極１０５、及びソース・ドレイン領域１０６，１０８を形成し、さらに、ゲート電極側面にＳｉ酸化膜の側壁１０７を形成してＰＭＯＳＴｒを構成する。 - 特許庁

To provide a semiconductor element having a gate spacer contg. a conductive layer wherein the characteristics deterioration of a semiconductor element due to hot electrons is suppressed, the short circuit between a gate and source/drain can be avoided, and a silicide layer can be formed also on a gate electrode.例文帳に追加

ホットエレクトロンによる半導体素子の特性劣化を抑制し、ゲートとソース／ドレーン間の短絡問題を解決することができ、ゲート電極上にもシリサイド層を形成できる伝導層が含まれたゲートスペーサを備える半導体素子を提供する。 - 特許庁

The present invention includes a MOS transistor with which a channel is formed when a gate-source voltage is zero; and a voltage supply section which is connected to a gate of the MOS transistor and supplies to the gate a voltage for shifting the MOS transistor to an OFF state.例文帳に追加

ゲート・ソース間電圧がゼロのときにチャネルが形成されているＭＯＳトランジスタと、このＭＯＳトランジスタのゲートに接続された、該ゲートにＭＯＳトランジスタをオフ状態に移行させる電圧を供給する電圧供給部とを具備する。 - 特許庁

Diffused layer 202a and 202b becoming a source electrode or a drain electrode are formed in terms of self-alignment with a component by a film and the like, which is formed so as to make contact with the gate electrode or the gate electrode and the gate electrode as a mask.例文帳に追加

ソース電極あるいはドレイン電極となる拡散層２０２ａ，２０２ｂはゲート電極あるいはゲート電極とゲート電極に接するように形成された膜等による構成物をマスクとして自己整合的に形成されている。 - 特許庁

The semiconductor memory comprises a semiconductor substrate 11, a gate insulating film 12, a gate electrode 13, two charge-holding portions 61 and 62 formed, while being spaced apart sideways from the gate electrode 13, two source/drain diffusion regions 17 and 18, and channel regions 41 and 42.例文帳に追加

半導体基板１１、ゲート絶縁膜１２、ゲート電極１３、ゲート電極に対して側方に離間して形成された２つの電荷保持部６１、６２と、２つソース／ドレイン拡散層領域１７、１８と、チャネル領域４１、４２とを備える。 - 特許庁

A source region is formed on one side of the gate electrode in a gate length direction, and a drain region is formed on the other side, both formed by impurity diffusion from polycrystalline silicon containing an impurity and filling the inside of the trench portion, deep enough to reach vicinity of the bottom of the gate electrode (vicinity of bottom of trench portion).例文帳に追加

ソース領域とドレイン領域は、何れも、トレンチ内部に充填された不純物を含む多結晶シリコンからの不純物拡散によって形成され、ゲート電極の底部近傍（トレンチ部の底部近傍）の深さまで形成されている。 - 特許庁

An organic TFT (Thin Film Transistor) includes a gate electrode 1, an active layer 3 disposed opposite the gate electrode 1 across the gate insulating layer 2, and a source electrode 4 and a drain electrode 5, spaced apart from each other and connected to the active layer 3.例文帳に追加

有機ＴＦＴは、ゲート電極１と、ゲート絶縁層２を介してゲート電極１に対向配置された能動層３と、互いに離間されると共に能動層３に接続されたソース電極４およびドレイン電極５とを含んでいる。 - 特許庁

In a region between the gate insulation film 5 and the source electrode 3 and in a region between the gate insulation film 5 and the drain electrode 4, the carbon nanotube 6 is in contact with an insulation film 11 consisting of a material different from that of the gate insulation film 5.例文帳に追加

カーボンナノチューブ６は、ゲート絶縁膜５とソース電極３の間の領域、及び、ゲート絶縁膜５とドレイン電極４の間の領域のそれぞれの領域にて、ゲート絶縁膜５とは異なる材料よりなる絶縁膜１１と接する。 - 特許庁

The top gate type thin film transistor 1-1 has an organic semiconductor layer 15 prepared between a source electrode 13s and a drain electrode 13d, and a gate electrode 19 prepared on top of these through the intermediary of a gate insulating film 17.例文帳に追加

ソース電極１３ｓ−ドレイン電極１３ｄ間にわたって設けられた有機半導体層１５と、これらの上部にゲート絶縁膜１７を介して設けられたゲート電極１９とを有するトップゲート型の薄膜トランジスタ１-1である。 - 特許庁

An LDMOS transistor comprises: a gate electrode formed on a semiconductor substrate via a gate insulating film; a source diffusion region and a drain diffusion region each formed in the semiconductor substrate at the both side of the gate electrode; and a field drain portion.例文帳に追加

ＬＤＭＯＳトランジスタは、半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、ゲート電極の両側の半導体基板中にそれぞれ形成されたソース拡散領域及びドレイン拡散領域と、フィールドドレイン部と、を備える。 - 特許庁

The ON/OFF control voltages to a depletion type transistor arranged between the gate of an output transistor with a source follower configuration and an output terminal to which a load is connected are supplied to both a control terminal (gate) and a substrate terminal (back gate) of the depletion transistor.例文帳に追加

ソースフォロワ構成の出力トランジスタのゲートと負荷が接続される出力端子との間に設けられたデプレーション型トランジスタに対するオン、オフ制御電圧を、当該トランジスタの制御端子（ゲート）と基板端子（バックゲート）との両方に供給する。 - 特許庁

As described above, the thickness of the first gate insulating film is made to be thick, so that at least any one of a capacity Cd between gate-drain and a capacity Cs between gate-source is reduced, and the charge-to-voltage conversion rate of the output unit can be improved.例文帳に追加

このように、第１ゲート絶縁膜厚を厚膜化することによって、ゲート−ドレイン間容量Ｃｄおよびゲート−ソース間容量Ｃｓの少なくとも一方を低減化して、その出力部の電荷電圧変換率を高めることができる。 - 特許庁

On a semiconductor substrate 1, a gate insulating film 6, a gate electrode 7 formed on the gate insulating film 6, a thermal oxide film 2 formed on a source/drain region 4, and an insulating film 5 formed on the thermal oxide film are formed.例文帳に追加

半導体基板１には、ゲート絶縁膜６と、ゲート絶縁膜６上に形成されたゲート電極７と、前記ソース／ドレイン領域４上に形成された熱酸化膜２と、熱酸化膜上に形成された絶縁膜５とが形成されている。 - 特許庁

In the leak current measurement, a source/drain region is defined as reference potential (ground potential), a gate voltage Vg is defined as a parameter, and a gate voltage value Vgb is searched for a current Ig flowing to the gate electrode 12 to get out of a current allowable range for operation as a product.例文帳に追加

リーク電流測定は、ソース／ドレイン領域を基準電位（接地電位）、ゲート電圧Ｖgをパラメータとし、ゲート電極１２に流れる電流Ｉgが製品として動作させる電流の許容範囲から逸脱するゲート電圧値Ｖgbを探索する。 - 特許庁

The scanning direction of a first gate signal line driver circuit is perpendicular to the scanning direction of a source signal line driver circuit, and the scanning direction of a second gate signal line driver circuit is perpendicular to the scanning direction of the first gate signal line driver circuit.例文帳に追加

第１のゲート信号線駆動回路の走査方向は、ソース信号線駆動回路の走査方向と垂直をなし、第２のゲート信号線駆動回路の走査方向は、第１のゲート信号線駆動回路の走査方向と垂直をなす。 - 特許庁

The thin-film semiconductor device comprises a semiconductor film which contains a channel region, a source region, and a drain region, and has an insular flat pattern, a gate insulating film laminated on or under the semiconductor film, and a gate electrode which is arranged facing the channel region via the gate insulating film.例文帳に追加

チャネル領域、ソース領域及びドレイン領域を含むと共に島状の平面パターンを有する半導体膜と、この上又は下に積層されたゲート絶縁膜と、これを介してチャネル領域に対向配置されたゲート電極とを備える。 - 特許庁

When the display device is actuated, a switch 70 grounds a cold cathode 35 through a resistance 51 and the gate voltage of a gate power source 41 is so controlled by a gate voltage control circuit 60 so that an emission current reaches a set value.例文帳に追加

ディスプレイ装置が起動されたときには、切替器７０により冷陰極３５が抵抗５１を介して接地され、エミッション電流が設定値なるようにゲート電源４１のゲート電圧がゲート電圧制御回路６０により制御される。 - 特許庁

A gate oxide film is formed on a part of the N drift region of the N+ source region 46, the P well region 44, and outer peripheral part of the N drift region 3, and a gate electrode is formed on the gate oxide film.例文帳に追加

ｎ^+ ソース領域４６のｎドリフト領域側の一部上、ｐウエル領域４４上およびｎドリフト領域３の外周側上には図示しないゲート酸化膜が形成され、このゲート酸化膜上に図示しないゲート電極が形成される。 - 特許庁

A nitride film sidewall is formed on a side wall of a gate electrode, and a gate oxide film on a source/drain formation-predetermined-region is removed by a wet etching to form an undercut under the nitride film sidewall but no undercut under the gate electrode.例文帳に追加

ゲート電極の側壁に窒化膜サイドウォールを形成し、ウエットエッチングにより、ソース・ドレイン形成予定領域上のゲート酸化膜を除去することにより、窒化膜サイドウォール下方にアンダーカットが入るが、ゲート電極下方にはアンダーカットは入らない。 - 特許庁

A thin film transistor 1 is a bottom gate TFT, and includes a gate electrode 12, a gate insulating film 13, an oxide semiconductor layer 14 forming a channel, a channel protection film 16, and source and drain electrodes 15A and 15B over a substrate 11 in this order.例文帳に追加

薄膜トランジスタ１は、ボトムゲート型のＴＦＴであり、基板１１上に、ゲート電極１２、ゲート絶縁膜１３、チャネルを形成する酸化物半導体層１４、チャネル保護膜１６およびソース・ドレイン電極１５Ａ，１５Ｂをこの順に備えている。 - 特許庁

Moreover, there are provided a gate insulating film 130, a gate electrode 140, a side wall insulating film 150, an interlayer insulating film pattern 160, and a metal wiring 170 formed on the exposed gate electrode 140 and the source/drain regions 120a/120b.例文帳に追加

また、ゲート絶縁膜１３０、ゲート電極１４０、側壁絶縁膜１５０、層間絶縁膜パターン１６０、及び露出した前記ゲート電極１４０及び前記ソース／ドレイン電極１２０ａ／１２０ｂ上に形成された金属配線１７０を備える。 - 特許庁

In a non-contact status, the pull-up circuits short-circuit one gate terminal to a contact power supply terminal VDD, and short-circuit the other gate terminal to an internal power source line VDDA, and in a contact status, the pull-up circuits apply the negative voltage of a charge pump circuit to the both gate terminals.例文帳に追加

非接触時にプルアップ回路が一方のゲート端子を接触電源端子ＶＤＤに短絡し、他方のゲート端子を内部電源ラインＶＤＤＡに短絡し、接触時に両ゲート端子にチャージポンプ回路の負電圧を与える。 - 特許庁

The transistor 100 includes a gate insulating layer 102 provided on the semiconductor layer 10, a gate electrode 106 provided on the gate insulating layer 120, and a drain region 110 and a source region 112 provided on the semiconductor layer 10.例文帳に追加

トランジスタ１００は、半導体層１０上に設けられたゲート絶縁層１０２と、ゲート絶縁層１２０上に設けられたゲート電極１０６と、半導体層１０に設けられたドレイン領域１１０及びソース領域１１２とを含む。 - 特許庁

A gate electrode layer 6 faces, across a gate insulating layer 5, a p-type back gate region 1 which is sandwiched between an n-type source region 2 and an n-type epitaxial region 44, and a sidewall insulating layer 7 is so formed as to cover its sidewall.例文帳に追加

ｎ型ソース領域２とｎ型エピタキシャル領域４４とに挟まれるｐ型バックゲート領域１にゲート絶縁層５を介在してゲート電極層６が対向しており、その側壁を覆うように側壁絶縁層７が形成されている。 - 特許庁

After charges stored in the capacitor element Cge between the gate and emitter of the IGBT are discharged to the capacitor element Cgc between the gate and collector of the IGBT, at least the capacitor element Cge between the gate and the emitter is charged from the power source Vcc through the capacitor Cex.例文帳に追加

ＩＧＢＴのゲートエミッタ間容量Ｃｇｅに蓄積された電荷が、ＩＧＢＴのゲートコレクタ間容量Ｃｇｃへ放電された後、コンデンサＣｅｘを介して、電源Ｖｃｃから少なくともゲートエミッタ間容量Ｃｇｅを充電する。 - 特許庁

The touch detection method includes steps of: sequentially detecting waveforms of the plurality of source lines when receiving a plurality of gate line signals so as to generate a plurality of detection results, and when a gate line among a plurality of gate line receives a gate driving signal; and determining a position of one gate line relative to the plurality of gate lines, and a status of the touch event according to the plurality of detection results.例文帳に追加

タッチ検出方法は、複数の検出結果を生成するように、複数のゲート線信号を受け入れるときに、及び複数のゲート線のうちの１つのゲート線がゲート駆動信号を受け入れるときに、複数のソース線の波形を連続して検出する段階と、複数のゲート線に対する１つのゲート線の位置、及び前記複数の検出結果に従ったタッチイベントの状態を決定する段階とを有する。 - 特許庁

The thin film transistor includes a substrate, a gate electrode on the substrate, a gate insulating film on the gate electrode and the exposed substrate, an oxide semiconductor layer which is in an opposite position to the gate electrode on the gate insulating film and composed of an oxide semiconductor based on HfInZnO having an Hf concentration of 9 to 15 atom%, and a source and a drain which extend on the gate insulating film from both sides of the oxide semiconductor layer.例文帳に追加

基板、基板上のゲート電極、ゲート電極及び露出された基板上のゲート絶縁膜、ゲート絶縁膜上で、ゲート電極と対向する位置にありつつ、Ｈｆの濃度が９〜１５ａｔｏｍ％の範囲にあるＨｆＩｎＺｎＯ系からなる酸化物半導体層、及び酸化物半導体層の両側から、ゲート絶縁膜上に延びるソース及びドレインを含む薄膜トランジスタである。 - 特許庁

The method comprises a process for forming a dummy gate on a semiconductor substrate, a process for forming a source/drain diffusion region by introducing impurities in the semiconductor substrate using the dummy gate as a mask, a process for forming an insulating film around the dummy gate, a process for forming an opening by removing the dummy gate, and a process for forming a gate electrode in the opening via a gate insulating film.例文帳に追加

半導体基板上にダミーゲートを形成する工程、前記ダミーゲートをマスクとして前記半導体基板に不純物を導入して、ソース・ドレイン拡散領域を形成する工程、前記ダミーゲートの周囲に絶縁膜を形成する工程、前記ダミーゲートを除去して開口部を形成する工程、及び前記開口部にゲート絶縁膜を介してゲート電極を形成する工程を具備する方法である。 - 特許庁

To solve the problem that a driving transistor varies in gate voltage and source voltage owing to a leak current and an organic EL element has variance in light emission luminance.例文帳に追加

リーク電流によって駆動トランジスタのゲート電圧とソース電圧が変動し、有機ＥＬ素子の発光輝度がばらつく。 - 特許庁

A multi-finger transistor 400 comprises an active region 420, a multi-finger gate 450, a source region 460, and a drain region 470.例文帳に追加

マルチフィンガートランジスタ４００は、アクティブ領域４２０、マルチフィンガーゲート４５０、ソース領域４６０、及びドレイン領域４７０を含む。 - 特許庁

The capacitance value of the capacitor (16) is 0.01 to 10 times of the value of capacitance between the gate and the source of the second FET (14).例文帳に追加

そして、コンデンサ（１６）の容量値は、第２のＦＥＴ（１４）のゲート−ソース間容量の値の０．０１倍乃至１０倍である。 - 特許庁

To provide a structure and a method for reducing overlapping capaci tance between a gate and source/drain in a MOSFET element.例文帳に追加

ＭＯＳＦＥＴ素子において、ゲートとソース／ドレインとの間のオーバラップ・キャパシタンスを低減する構造及び方法を提供すること。 - 特許庁

A source 66 of the nJFET 58 is connected electrically to a gate electrode 12 of the nMOS 56 through the wiring 78a.例文帳に追加

ｎＪＦＥＴ５８のソース部６６は、配線７８ａによってｎＭＯＳ５６のゲート電極１２に電気的に接続してある。 - 特許庁

A field effect transistor 10 comprises a source ohmic contact 12, a drain ohmic contact 14, a gate contact 16, and an active region 18.例文帳に追加

電界効果トランジスタ１０は、ソースオーミックコンタクト１２と、ドレインオーミックコンタクト１４、ゲートコンタクト１６、および活性領域１８を含む。 - 特許庁

In the molding sand heating-reconditioning furnace 1 provided with a heat source part 3 and a furnace body 2, a gate 4 for laying the molding sand 91 is provided.例文帳に追加

熱源部３と、炉体２と、を具備する鋳物砂加熱再生炉１において、鋳物砂９１をのせるロストル４を備える。 - 特許庁

A first resistance is provided between a first voltage and a source of a first conductivity type of an MOSFET supplied with an input voltage to its gate.例文帳に追加

入力電圧がゲートに供給された第１導電型のソースと第１電圧との間第１抵抗を設ける。 - 特許庁

A source of the FET 10 and a gate of the FET 11 are respectively connected to a ground plate at a rear side of a board via a via-hole.例文帳に追加

ＦＥＴ１０のソース及びＦＥＴ１１のゲートはそれぞれ、ビアを介して基板背面のグランドプレートに接続されている。 - 特許庁

A gate electrode 122 of the first transistor 120 is connected to the power source line 10 via a first capacitor 130.例文帳に追加

そして第１トランジスタ１２０のゲート電極１２２は、第１コンデンサ１３０を介して電源ライン１０に接続されている。 - 特許庁

An upper drain MOS gate device has a drain 17 in an uppermost part of a semiconductor die and a source 20 at a bottom of a die substrate.例文帳に追加

上部ドレインＭＯＳゲートデバイスは、半導体ダイの最上部にドレイン１７を有し、ダイ基板の底部にソース２０を有する。 - 特許庁

A resistor R2 has one end connected with the gate of the transistor Q1 and the other end connected with the source of the transistor Q1.例文帳に追加

抵抗Ｒ２の一端がトランジスタＱ１のゲートに接続され、抵抗Ｒ２の他端がトランジスタＱ１のソースに接続されている。 - 特許庁