「gate source」に関連した英語例文の一覧と使い方(30ページ目) - Weblio英語例文検索

The gate insulating film 21 is equipped with a first contact hole 21a which exposes a part of a source region 40, and a second contact hole 21b which exposes a part of a source region 41.例文帳に追加

ゲート絶縁膜２１は、ソース領域４０の一部を露出させる第１のコンタクトホール２１ａ及びドレイン領域４１の一部を露出させる第２のコンタクトホール２１ｂを有する。 - 特許庁

A source of the PMOS transistor MP4 is connected to a drain of the PMOS transistor MP3, the drain thereof is connected to a source of the NMOS transistor MN3, and the gate thereof is connected to a NODE1.例文帳に追加

ＰＭＯＳトランジスタＭＰ４のソースはＰＭＯＳトランジスタＭＰ３のドレインに接続され、ドレインはＮＭＯＳトランジスタＭＮ３のソースに接続され、ゲートはＮＯＤＥ１に接続されている。 - 特許庁

An n+ substrate 12, an(n)drift region 14, a p-channel region 16, an n+ source region 17, a trench gate 18, a source electrode 22 are formed on a drain electrode 10 in order.例文帳に追加

ドレイン電極１０上に、順次ｎ＋基板１２、ｎドリフト領域１４、ｐ−チャネル領域１６、ｎ＋ソース領域１７、トレンチゲート１８、及びソース電極２２を形成する。 - 特許庁

Moreover, a formation width L of the source electrode 4 connected to the node N1 is caused to be smaller than the sum of gate-source electrode overlap widths a1 and a2 in a region B of the transistor terminal portion.例文帳に追加

そして、ノードＮ１に接続されたソース電極４の形成幅Ｌをトランジスタ端部の領域Ｂでのゲート・ソース電極重なり幅ａ１及びａ２の和よりも小さくしている。 - 特許庁

Further, the source of an N-channel MOS transistor M5 is connected to the gate of a P-channel MOS transistor M7 in the push-pull circuit 15, and the P-channel MOS transistor M7 is driven by an output from the source of the N-channel MOS transistor M5.例文帳に追加

また、NチャネルMOSトランジスタM5のソースは、プッシュプル回路１５のPチャネルMOSトランジスタM7のゲートと接続され、NチャネルMOSトランジスタM5のソース出力によって、PチャネルMOSトランジスタM7が駆動される。 - 特許庁

After a controller power source is turned on by a WOL, a display power source is turned on by a remote controller, and an inverter 3 inverts an input signal H to an L level and outputs it to an OR gate 5.例文帳に追加

ＷＯＬによるコントローラ電源ＯＮ後、リモコンによりディスプレイ電源をＯＮすると、インバータ３は、入力信号ＨをＬに反転してＯＲゲート５に出力する。 - 特許庁

A P-type diffusion layer 32 as a channel region is formed to the substrate on the source side of the gate electrode 30, and a source diffusion layer 34 is formed on the substrate in the P-type diffusion layer 32.例文帳に追加

ゲート電極３０のソース側の基板にはチャネル領域となるＰ型拡散層３２が形成され、Ｐ型拡散層３２内の基板にはソース拡散層３４が形成されている。 - 特許庁

A current Idata is input to the transistor from a current source circuit, and a gate-source voltage necessary for the transistor to flow the current Idata is set using the feedback circuit.例文帳に追加

電流源回路から電流Ｉｄａｔａをトランジスタに入力して、トランジスタが電流Ｉｄａｔａを流すのに必要なゲート・ソース間電圧を、フィードバック回路を用いて設定する。 - 特許庁

To provide a semiconductor device which can reduce a capacitive coupling between a source and a drain and also reduce a chip size, by arranging a gate electrode as bent so as to wrap an end of a source electrode.例文帳に追加

ソース電極の端を包み込むようにゲート電極を曲折して配置することにより、ソース・ドレイン間の容量結合を低減しつつチップサイズを低減した半導体装置を得る。 - 特許庁

In the Fig. 1, an output of an operation amplifier 103 is connected to a control gate of a memory transistor 101, and a constant current source 102 is connected to a drain electrode, and the source electrode is grounded.例文帳に追加

図１において、メモリトランジスタ１０１のコントロールゲートにはオペアンプ１０３の出力が、ドレイン電極には定電流源１０２が接続されており、ソース電極は接地されている。 - 特許庁

If voltage between the gate and source of an n type MOS transistor 50 gets smaller than the voltage of a voltage source 71 due to voltage reduction of the node N34, a comparator 72 is also inverted to a high level.例文帳に追加

また、ノードＮ３４の電圧低下によってｎ型ＭＯＳトランジスタ５０のゲート−ソース間電圧が電圧源７１の電圧より小さくなると、コンパレータ７２もハイレベルに反転する。 - 特許庁

The transistor directly contacts to the lower portions of the source/drain areas, and has an oxide film pattern having side walls vertically aligned to the gate pattern on each lower portion of the source/drain areas.例文帳に追加

このトランジスタはソース／ドレイン領域の下部と直接接触し、ソース／ドレイン領域各々の下部でゲートパターンに垂直に整列された側壁を有する酸化膜パターンを有する。 - 特許庁

Alternatively, source/drain extension regions can be formed only in the upper corners of the semiconductor body adjacent to the gate conductor and deep source/drain diffusion regions can be formed in the ends of the semiconductor body.例文帳に追加

あるいは、ゲート導体に隣接する半導体ボディの上部コーナにのみソース／ドレイン拡張領域を形成し、半導体ボディの端部に深いソース／ドレイン拡散領域を形成し得る。 - 特許庁

To prevent the resistance of source wiring and gate wiring from being increased, related to a method for manufacturing a semiconductor storage device such as a flash memory using a self-align source structure.例文帳に追加

セルフアラインソース構造を用いたフラッシュメモリ等の半導体記憶装置の製造方法において、ソース配線及びゲート配線の高抵抗化を防止した製造方法を提供する。 - 特許庁

Then, this is provided with a transistor Q3 whose source is connected to the ground, and the gate is connected to the source of the transistor Q2, and the drain is connected to an input terminal 1 via a resistor R7.例文帳に追加

そしてソースがグランドに接続されたトランジスタＱ３を設け、そのゲートをトランジスタＱ２のソースに接続し、ドレインを抵抗Ｒ７を介して入力端子１に接続する。 - 特許庁

To provide a semiconductor device which can suppress a parasitic capacity between a gate electrode in a MOSFET having an elevated source drain structure and a source-drain, and to provide its manufacturing method.例文帳に追加

エレベーテッドソースドレイン構造を備えたＭＯＳＦＥＴのゲート電極とソースドレインとの寄生容量を低く抑えることの可能な半導体装置及びその製造方法を提供する。 - 特許庁

A source contact layer 34 and a drain contact layer 38 are respectively formed in a drain region and a source region that are disposed on the first surface of the channel layer 20 so as to sandwich the gate region.例文帳に追加

ソースコンタクト層３４およびドレインコンタクト層３８は、チャネル層２０の第１面にゲート領域を挟むように位置するドレイン領域およびソース領域それぞれに形成される。 - 特許庁

In the source/drain profile extracting step 150, in addition, a source/drain profile is extracted from the substrate bias voltage Vsub dependency of the gate length Lg characteristic of the threshold voltage Vth.例文帳に追加

また，ソース／ドレインプロファイル抽出段階１５０では，スレッショルド電圧Ｖｔｈのゲート長Ｌｇ特性の基板バイアス電圧Ｖｓｕｂ依存性からソース／ドレインプロファイルが抽出される。 - 特許庁

A voltage feedback circuit is provided for controlling the voltage between the gate and the source of the MOSFET so that the drain-source voltage of the power MOSFET may not get lower than the reference voltage.例文帳に追加

前記パワーＭＯＳＦＥＴのドレイン−ソース間電圧が基準電圧より低くならないように該ＭＯＳＦＥＴのゲート−ソース間電圧を制御する電圧フィードバック回路を設ける。 - 特許庁

A gate is partially formed between the first source/drain regions and the second source/drain regions and is electrically insulated from the semiconductor layer.例文帳に追加

ゲートは、少なくとも部分的に第１のソース／ドレイン領域と第２のソース／ドレイン領域との間の半導体層の上に形成され、かつ半導体層から電気的に絶縁されている。 - 特許庁

This sacrificial oxidation allows oxide spacer formation for gate-to-source/drain isolation, which enables raised source/drain fabrication without increasing contact resistance.例文帳に追加

この犠牲酸化によって、ゲートとソース／ドレインとを分離するための酸化物スペーサが形成され、したがってコンタクト抵抗を増大させずに隆起型ソース／ドレインを製作することが可能になる。 - 特許庁

A source electrode 15 and a drain electrode 14 are provided to the region to provide the source electrode and drain electrode on the gate insulating layer 12 and/or organic electronic material layer 13.例文帳に追加

ゲート絶縁層１２及び／または有機電子材料層１３の上のソース電極、及びドレイン電極を設ける領域に、ソース電極１５及びドレイン電極１４を設ける。 - 特許庁

A phosphor layer 7 is formed over the anode electrode 5 and an electron discharging source 8 is formed over the cathode electrode 6 and a gate electrode 9 is places over the electron discharging source 8.例文帳に追加

アノード電極５上に蛍光体層７を成膜し、カソード電極６上に電子放出源８を成膜し、電子放出源８の上方にゲート電極９を配設する。 - 特許庁

Then an extending source/drain region 240 thinner than the deep source/drain region and extending toward a channel region under the gate electrode is formed in the upper region of the semiconductor substrate.例文帳に追加

次に、半導体基板の上部領域にはディープソース／ドレイン領域よりも薄く、かつゲート電極の下部のチャンネル領域に向かって延びたソース／ドレイン延長領域２４０が形成される。 - 特許庁

A cascode-connected transistor has a source-grounded transistor receiving an input signal, and a gate-grounded transistor connected to a drain terminal of the source-grounded transistor to output an output signal.例文帳に追加

カスコード接続トランジスタは、入力信号を受けるソース接地トランジスタと、このソース接地トランジスタのドレイン端子と接続し、出力信号を出力するゲート接地トランジスタとを含む。 - 特許庁

Thus, the N+ source drain regions 9 are not formed below the dummy gate electrode 20 and the widths of the N+ source drain regions 9 become narrow and the conductance of the access transistor drops.例文帳に追加

その結果、ダミーゲート電極２０の下方にはＮ＋ソースドレイン領域９は形成されずＮ＋ソースドレイン領域９の幅が狭くなり、アクセストランジスタのコンダクタンスは低下する。 - 特許庁

Further, after a p--type source/drain diffused layer is also formed on the side of a p-channel MISFET, a gate side wall insulation film is formed and n+-type and p+-type source/drain diffused layers are formed.例文帳に追加

以下、ｐチャネルＭＩＳＦＥＴ側にもｐ^-型ソース、ドレイン拡散層を形成した後、ゲート側壁絶縁膜を形成し、ｎ^+型及びｐ^+型のソース、ドレイン拡散層を形成する。 - 特許庁

The dispersion system high-speed wavelength-swept light source 10 is constituted of a supercontinuum (SC) light source 11, an optical gate switch 12, a dispersion control fiber 13 and a wide band optical amplifier 14.例文帳に追加

分散方式高速波長掃引光源１０は、スーパーコンティニウム光源１１と、光ゲートスイッチ１２と、分散制御ファイバ１３と、広帯域光増幅器１４により構成されている。 - 特許庁

One segment of a source electrode (21A) surrounds the top portion of the elongate source region of the field effect transistor and is further connected to a second segment (21B) of the source electrode and completely surrounds the gate electrode (25).例文帳に追加

ソース電極の１セグメント(２１Ａ)が、電界効果トランジスタの細長い形状のソース領域の先端領域の周りを包み、かつソース電極の第２セグメント（２１Ｂ）に接続して、前記ゲート電極（２５)を完全に囲んでいる。 - 特許庁

When a read-out period is finished, the power source circuit 12 stops supplying a power source current to the sense amplifier 26, the transparent latch 13 closes a gate, and holds an output of the sense amplifier 26 immediately before a power source current is turned off.例文帳に追加

読み出し期間が終了すると、電源回路１２はセンスアンプ２６への電源電流供給を停止し、トランスペアレントラッチ１３は、ゲートを閉じ、電源電流がオフになる直前のセンスアンプ２６の出力を保持する。 - 特許庁

The plurality of transistor cells each have a source region 15, a body region 14 disposed between the source region 15 and the drift region 12, and a gate electrode 16 disposed so as to be insulated from the source region 15 and the body region 14.例文帳に追加

トランジスタセルは、それぞれ、ソース区域１５と、ソース区域１５と上記ドリフト区域１２との間に配置されるボディ区域１４と、ソース区域１５およびボディ区域１４から絶縁して配置されるゲート電極１６とを有する。 - 特許庁

Between the voltage source and output terminal of the solid-state image pickup element, the junction of a reset switching MOS transistor and a select switching MOS transistor and the gate of a MOS transistor which is connected between the voltage source and a ground, and the source of which is connected to a photodiode, are connected in series.例文帳に追加

電圧源と出力端子間に直列にリセットスイッチ用のMOSトランジスタとセレクトスイッチ用のMOSトランジスタの接続点と、電圧源と接地間に接続されてソースがフォトダイオードと接続されたMOSトランジスタのゲートとを接続する。 - 特許庁

An N-channel TR source voltage control circuit (5) controls the gate voltage of a lower-stage N-channel TR source voltage bias TR (4), to be replaced by a drain voltage of the N-channel TR source voltage bias TR (4) or a power supply voltage.例文帳に追加

Ｎチャネルトランジスタソース電圧制御回路（５）は、下段のＮチャネルトランジスタソース電圧バイアストランジスタ（４）のゲート電圧を、Ｎチャネルトランジスタソース電圧バイアストランジスタ（４）のドレイン電圧または電源電圧に繋ぎ換えるコントロールを行う。 - 特許庁

To provide a semiconductor device constituted by piling up conductors in the source/drain area for reducing the capacitance related to the gate electrode and the source/drain area and the junction capacitance related to the source/drain area.例文帳に追加

ソース／ドレイン領域に導電体を積み上げた構造の半導体装置において、ゲート電極とソース／ドレイン領域に纏わる容量及びソース／ドレイン領域に纏わる接合容量を低減できる半導体装置を提供する。 - 特許庁

A bend is formed by extending one end of a gate electrode and arranged between a first source electrode 13 and a second source electrode and a drain interconnect line or between a first drain electrode and a second drain electrode and a source interconnect line.例文帳に追加

ゲート電極の一端を延在して曲折部を形成し、曲折部を第１ソース電極１３および第２ソース電極とドレイン配線間、または第１ドレイン電極および第２ドレイン電極とソース配線間に配置する。 - 特許庁

The semiconductor layer is doped to form a source region and a drain region on both sides of the gate electrode, and a source electrode and a drain electrode, which are electrically connected to the source region and the drain region respectively, are formed.例文帳に追加

次に、半導体層に不純物を注入してゲート電極を中心として両側にソース及びドレーン領域を形成し、ソース及びドレーン領域と各々電気的に連結されるソース及びドレーン電極を各々形成する。 - 特許庁

When the output voltage Vo is substantially equal to a power source voltage Vcc, the nMOS 37 discharges the electric charge of the gate of the source follower 32, on the basis of a control signal c for turning off the source follower from an on state.例文帳に追加

出力電圧Ｖｏが電源電圧Ｖｃｃとほぼ同一のとき、ｎＭＯＳ３７は、ソースホロア３２をオン状態からオフ状態にするための制御信号ｃに基づいて同ソースホロア３２のゲートの電荷を放電する。 - 特許庁

In the thin-film transistor provided with a gate, a channel layer, and a source and a drain where the source and the drain are formed of metals, a metal oxide layer is provided with a metal oxide layer in between the channel layer, and the source and the drain.例文帳に追加

ゲート、チャンネル層、ソース及びドレインを備える薄膜トランジスタにおいて、ソース及びドレインは金属からなり、チャンネル層とソース及びドレインとの間に金属酸化物層が備えられたことを特徴とする薄膜トランジスタ。 - 特許庁

The semiconductor device has the transistor having a gate 24 (L-shaped gate 25), a gate insulating film 22 formed immediately under the gate 24, a body region 26 formed immediately under the insulating film 22, and source and drain regions 28A and 28B formed on both sides of the body region 26 in a field region 20B.例文帳に追加

半導体装置は、ゲート２４（Ｌ型ゲート２５）と、前記ゲート２４の直下のゲート絶縁膜２２と、前記ゲート絶縁膜２２の直下のボディ領域２６と、前記ボディ領域を挟んだ両側に形成されるソース領域２８Ａ及びドレイン領域２８Ｂとを有するトランジスタを、フィールド領域２０Ｂに有する。 - 特許庁

The organic thin-film transistor has a gate electrode, a gate insulating film, an organic semiconductor film, a source electrode, and a drain electrode on a substrate, wherein a gate insulating film, obtained from a photocurable composition containing a polysiloxane compound having a radical polymerizable group and an optical radical generating agent, is used as the gate insulating film.例文帳に追加

基板上に、ゲート電極、ゲート絶縁膜、有機半導体膜、ソース電極、及びドレイン電極を備える有機薄膜トランジスタにおいて、当該ゲート絶縁膜として、ラジカル重合性基を有するポリシロキサン化合物と光ラジカル発生剤とを含有する光硬化性組成物から得られたゲート絶縁膜を用いる。 - 特許庁

This semiconductor device contains a source and a drain that are formed on a semiconductor substrate, and a gate electrode that is formed via a gate insulation film on the semiconductor substrate, the end part of the gate electrode is separated from that of the drain, and the end part of the drain is not located under the gate electrode in a memory cell by a MOS transistor.例文帳に追加

半導体基板に形成されたソース及びドレインと、半導体基板上にゲート絶縁膜を介して形成されたゲート電極とを含み、ゲート電極の端部とドレインの端部とが離間して配置され、かつドレインの端部がゲート電極の下に位置していないＭＯＳトランジスタによってメモリセルが構成される。 - 特許庁

The transistor includes a channel layer, a source and a drain respectively contacting ends of the channel layer, a gate electrode separated from the channel layer, a gate insulating layer interposed between the channel layer and the gate electrode, and the insertion layer that is formed between the channel layer and the gate insulating layer and has a work function different from that of the channel layer.例文帳に追加

チャンネル層、チャンネル層の両端にそれぞれ接触されたソース及びドレイン、チャンネル層と離隔されたゲート電極、チャンネル層とゲート電極との間に備わったゲート絶縁層、及びチャンネル層とゲート絶縁層との間に備わり、チャンネル層と仕事関数が異なる挿入層を備えるトランジスタである。 - 特許庁

A thin film transistor is coupled to a gate electrode (124) of each gate line and a source electrode (173) of each data line, and is coupled to a drain electrode (175) which is insulated and overlapped with the gate electrode and has two branches, and a protective film (180) covers the gate line, the data line and the thin film transistor.例文帳に追加

各々のゲート線のゲート電極（１２４）及びデータ線のソース電極（１７３）と連結されており、ゲート電極と絶縁されて重なり、２本の分枝を有するドレイン電極（１７５）と連結された薄膜トランジスタとゲート線、データ線及び薄膜トランジスタを覆う保護膜（１８０）が形成されている。 - 特許庁

In a cold-cathode field-emission-type electron source which has a cathode electrode 4 on the substrate, it has a plane-shaped emitter 3 on the cathode electrode 4, has a gate insulation layer surrounding the emitter 3 and has gate electrodes 1 on the gate insulation layer, an emitter end 6 is intruded into the gate insulation layer.例文帳に追加

基板上にカソード電極４を持ち、カソード電極４上に平面状のエミッタ３を持ち、エミッタ３の周囲にゲート絶縁層を有し、ゲート絶縁層の上にゲート電極１を有する冷陰極電界放出型電子源において、エミッタ端６をゲート絶縁層に食い込ませる構造とする。 - 特許庁

In the common gate differential amplifier in which a common gate amplifier is represented in a differential structure, the differential amplifier using body-source cross coupling is provided where both of the side bodies of the differential amplifier are cross-coupled with the source of opposite phase side, respectively.例文帳に追加

共通ゲート増幅器を差動構造で具現した共通ゲート差動増幅器において、前記差動増幅器の両側ボディーをそれぞれ反対位相側のソースと交差カップリングすることを特徴とするボディー‐ソース交差カップリングを用いた差動増幅器を構成する。 - 特許庁