「gate source」に関連した英語例文の一覧と使い方(33ページ目) - Weblio英語例文検索

A gate electrode 2 and a gate insulation film 3 are formed on a principal plane of a base substrate 1, a source electrode 4 and a drain electrode 5 are formed on the gate insulation film 3, and an organic semiconductor layer 6 is formed to continuously coat over the electrodes and between the electrodes.例文帳に追加

支持基板１の主面に、ゲート電極２とゲート絶縁膜３とを形成し、ゲート絶縁膜３の上にソース電極４およびドレイン電極５を形成し、これらの電極上および電極間を連続的に被覆する有機半導体層６を形成する。 - 特許庁

This minimizes the parasite capacitance between the gate and drain, and disposes the drain and source electrodes in the region covered by the gate electrode region, thus making it possible to minimize the coupling capacitance between the drain and gate, and to reduce the space where the transistor is disposed.例文帳に追加

これによって、ゲート−ドレインの間の寄生容量を最小化し、ゲート電極領域がカバーする領域内にドレイン及びソース電極を配置することで、ドレイン−ゲートの間のカップリング容量を最小化させかつトランジスタの配置空間を減らすことができる。 - 特許庁

To obtain a manufacture for a semiconductor device which will not be formed to slide to a drain electrode side or a source electrode side with a gate embedding part of a gate electrode to a projection part, when manufacturing a semiconductor device containing a semiconductor substrate having a gate embedding layer.例文帳に追加

ゲート埋込み層を有する半導体基板を含む半導体装置の製造に際し、ゲート電極のゲート埋込み部が張出し部に対して、ドレイン電極側又はソース電極側にずれて形成されることのない半導体装置の製造方法を提供する。 - 特許庁

In a semiconductor element 30 which includes a gate electrode 33, a gate insulating film 35, a semiconductor layer 37, a source and drain electrode 39 and a transparent electrode (pixel electrode) 43 on a transparent substrate 31, the gate electrode 33 is formed with printing by an electrophotographic method.例文帳に追加

透明基板３１上に、ゲート電極３３、ゲート絶縁膜３５、半導体層３７、ソース・ドレイン電極３９及び透明電極（画素電極）４３を含む半導体素子３０において、ゲート電極３３を電子写真法による印刷で形成する。 - 特許庁

To provide a liquid crystal display device having, in particular, structure not needing a substrate for gate driver connection, in which influence of noise from wiring to be noise sources such as wiring of negative power source of a gate driver and wiring of a common electrode is reduced and consequently malfunction of the gate driver is effectively prevented.例文帳に追加

ゲートドライバ接続基板レス構造において、ゲートドライバの負電源や共通電極の配線などのノイズ源となる配線からのノイズの影響を低減しゲートドライバの誤動作を効果的に防止することができる液晶表示装置の提供。 - 特許庁

To provide a MOSFET with an asymmetrically recessed gate which can reduce abnormal leakage current caused by the overlap between gate electrodes and source/drain regions in the recessed gate structure of a semiconductor device such as a DRAM, and to provide a manufacturing method thereof.例文帳に追加

ＤＲＡＭなどの半導体素子のリセスゲート構造においてゲートとソース／ドレーン領域との間のオーバーラップによる非正常的な漏洩電流を減らすことができる非対称リセスされたゲートを有するＭＯＳＦＥＴ及びその製造方法を提供する。 - 特許庁

In a word driver 1 of a DRAM, a N channel MOS transistor QN3 to the gate of which a power source potential Vcc is applied is connected between a gate of a P channel MOS transistor QP1 for pull-up and a gate of a N channel transistor QN1 for pull-down.例文帳に追加

ＤＲＡＭのワードドライバ１において、プルアップ用のＰチャネルＭＯＳトランジスタＱＰ１のゲートとプルダウン用のＮチャネルＭＯＳトランジスタＱＮ１のゲートとの間に、そのゲートに電源電位Ｖｃｃが与えられたＮチャネルＭＯＳトランジスタＱＮ３を接続する。 - 特許庁

In the manufacturing method of the TFT LCD pixel unit, in addition to formation of a first insulating layer (gate insulating layer) and a passivation layer, a second insulating layer is adopted to cover a gate island and an opening part is formed such that a channel region, a source region and a drain region of the TFT are exposed on the gate island.例文帳に追加

第一の絶縁層（ゲート絶縁層）及びパッシベーション層を形成する事に加えて、第二の絶縁層でゲート・アイランドが覆われ、ゲート・アイランド上にＴＦＴのチャネル領域、ソース領域、ドレイン領域が露出されるように開口部を形成する。 - 特許庁

To provide a method of manufacturing a semiconductor device by which a gate insulating film consisting of a high dielectric material and a gate electrode consisting of a metal can be formed on a semiconductor substrate without lengthening any distance from a source-drain diffused layer to the gate electrode.例文帳に追加

ソース・ドレイン拡散層からゲート電極までの距離を長くすることなく、半導体基板上に高誘電体材料から成るゲート絶縁膜および金属から成るゲート電極を形成することができる半導体装置の製造方法を提供する。 - 特許庁

Thereby the potential difference Vsf between a source and a floating gate 15 is not reduced in the case that quantity of electrons accummulated in the floating gate 15 is reduced with the progress of erasing operation and floating gate potential Vf is increased, and erasing operation time is not increased.例文帳に追加

これにより、フローティングゲート１５に蓄積されている電子量が消去動作の進行と共に減少してフローティングゲート電位Ｖｆが大きくなっても、ソース−フローティングゲート間の電位差Ｖｓｆが小さくならず、消去動作時間が延びないようにできる。 - 特許庁

This thin film transistor has a gate electrode 2 formed on a transparent insulating substrate 1, a gate insulating film 3 covering the gate electrode 2, a semiconductor active layer 4 and an ohmic contact film 5 formed on the gate insulating film 3, a source electrode 6b, source wiring 6a, and drain electrode 7 formed on the ohmic contact film 5, and a pixel electrode 10 connected to the drain electrode 7.例文帳に追加

本発明に係る薄膜トランジスタは、透明絶縁基板１上に形成されたゲート電極２と、ゲート電極２を覆うゲート絶縁膜３と、ゲート絶縁膜３上に形成された半導体能動層４とオーミックコンタクト膜５と、オーミックコンタクト膜５上に形成されたソース電極６ｂ、ソース配線６ａ及びドレイン電極７と、ドレイン電極７に接続された画素電極１０とを備えたものである。 - 特許庁

The semiconductor device comprises an underlying insulation film on a glass substrate, a crystalline silicon film having a source region, a channel forming region and a drain region formed on the underlying insulation film, a gate insulation film on the crystalline silicon film, and a gate electrode on the gate insulation film wherein the gate insulation film is formed thicker on the channel forming region than on the source region and the drain region.例文帳に追加

ガラス基板上の下地絶縁膜と、前記下地絶縁膜上の、ソース領域、チャネル形成領域及びドレイン領域が形成された結晶性珪素膜と、前記結晶性珪素膜上のゲート絶縁膜と、前記ゲート絶縁膜上のゲート電極と、を有し、前記チャネル形成領域上のゲート絶縁膜は前記ソース領域及びドレイン領域上のゲート絶縁膜よりも厚いことを特徴とする。 - 特許庁

The matrix type cold cathode electron source device comprises an electron source wherein an emitter array arranged by a plurality of emitters for emitting electrons is arranged in a matrix shape, a gate electrode array with an opening arranged to face the emitter array, a gate signal wire formed at a lower part of the electron gun via an insulating layer, and a plug for electrically connecting the gate electrode array and the gate signal wire.例文帳に追加

電子を放出するエミッタが複数配列したエミッタアレイをマトリクス状に配置した電子源と、前記エミッタアレイに対向するように配置された開口部を持つゲート電極アレイと、前記電子源の下部に絶縁層を介して形成されたゲート信号配線と、前記ゲート電極アレイと前記ゲート信号配線とを電気的に接続するためのプラグと、を有するマトリックス型冷陰極電子源装置。 - 特許庁

The liquid crystal display is provided with gate electrode wiring 2 formed on a transparent insulating substrate 1, a gate insulating film 3 covering the gate electrode wiring 2, a semiconductor layer 10 formed on the gate insulating film 3, a source electrode 6b, source wiring 6a and a drain electrode 7 which are formed on the semiconductor layer 10 and a pixel electrode 9 connected to the drain electrode 7.例文帳に追加

本発明に係る液晶表示装置は、透明絶縁基板１上に形成されたゲート電極・配線２と、ゲート電極・配線２を覆うゲート絶縁膜３と、ゲート絶縁膜３上に形成された半導体層１０と、半導体層１０上に形成されたソース電極６ｂ、ソース配線６ａ及びドレイン電極７と、ドレイン電極７に接続された画素電極９とを備えたものである。 - 特許庁

Since the switching elements Q5, Q6 are the N-channel FETs, the application of the negative gate voltage is unnecessary even though the power source voltage is lowered.例文帳に追加

スイッチング素子Ｑ５、Ｑ６がＮチャンネルＦＥＴであるため、電源電圧を下げても、負のゲート電圧を印加する必要がない。 - 特許庁

The P^+ source layer 9 is provided in the center part on the left side of the element formation region 20 so that its end part overlaps a gate insulating film.例文帳に追加

Ｐ^＋ソース層９は、端部がゲート絶縁膜とオーバーラップするように、素子形成領域２０の左側中央部に設けられる。 - 特許庁

Each of the unit transistors is provided with a gate insulation film to be evaluated and a source area and a drain area that are shortcircuited with each other.例文帳に追加

各単位トランジスタは、評価対象となるゲート絶縁膜と、互いに短絡されたソース領域およびドレイン領域とを有している。 - 特許庁

A branch end 141 extending on the P_- region 11 of the body arranged on the source side is disposed in the gate electrode 14.例文帳に追加

ゲート電極１４において、ソース側に設けられたボディーのＰ^-領域１１上に延在する分岐端部１４１が設けられている。 - 特許庁

Furthermore, a series connection of a resistor R and a capacitor Cc1 is provided between a source of the TR M1 and a gate of the TR M2.例文帳に追加

また、トランジスタＭ１のソースとトランジスタＭ２のゲートとの間には抵抗ＲとコンデンサＣｃ_1の直列接続が設けられている。 - 特許庁

Thus, in order to form source/ drain regions 111, 112, only the gate insulation film 103 are made to pass so as to add impurities.例文帳に追加

これにより、ソース／ドレイン領域１１１、１１２を形成するために、ゲート絶縁膜１０３のみを通過させて不純物を添加する。 - 特許庁

When the pass transistor is enabled, an electric current can be made to flow from the drain to the source of the thin film transistor, because a voltage is impressed upon the gate electrode.例文帳に追加

パストランジスタがイネーブルされると、電圧がゲート電極へ印加されて薄膜トランジスタのドレインからソースへ電流を流させる。 - 特許庁

A first gate structure 132 is arranged on the first active region 105 between the first and second source/drain regions 150, 152.例文帳に追加

第１及び第２ソース／ドレイン領域１５０、１５２間の第１アクティブ領域１０５上には第１ゲート構造物１３２が配置される。 - 特許庁

As the On resistance of the write transistor becomes large, the gate voltage Vg and source voltage Vs of a driving transistor become slow in transient response.例文帳に追加

書込みトランジスタのオン抵抗が大きくなると、駆動トランジスタのゲート電圧Ｖｇおよびソース電圧Ｖｓのトランジェントが遅くなる。 - 特許庁

A semiconductor device includes: source and drain regions; a gate electrode formed above the source and drain regions; a sidewall formed on a side face of the gate electrode; a first silicide film formed on the upper surface of the source and drain regions at a predetermined distance away from the sidewall; and a second silicide film formed on the upper surface of the gate electrode at a predetermined distance away from the sidewall.例文帳に追加

本発明に係る半導体装置は、ソース・ドレイン領域と、ソース・ドレイン領域の上方に形成されたゲート電極と、ゲート電極の側面に形成されたサイドウォールと、ソース・ドレイン領域の上面に、サイドウォールから所定の距離だけ離間して形成された第１のシリサイド膜と、ゲート電極の上面に、サイドウォールから所定の距離だけ離間して形成された第２のシリサイド膜とを備える。 - 特許庁

While the read/program potential is outputted, for example, the power source potential is supplied as the VBT to the gate of a transistor N 3.例文帳に追加

リード／プログラム電位が出力されている間は、トランジスタＮ３のゲートには、ＶＢＴとして、例えば、電源電位が供給される。 - 特許庁

To provide a semiconductor device capable of improving the ESD resistance between a gate and a source without increasing on-state resistance.例文帳に追加

オン抵抗を増大させることなく、ゲート−ソース間のＥＳＤ耐量を向上させることのできる半導体装置を提供すること。 - 特許庁

In the transistor Q2, a drain and a gate are connected to the output voltage terminal 3, and a source and a substrate are connected to the GND potential 5.例文帳に追加

トランジスタＱ２は、ドレインとゲートが出力電圧端子３に接続され、ソースと基板がＧＮＤ電位５に接続されている。 - 特許庁

A driving method of the field emission backlight device includes grounding of a cathode electrode and applying (+) and (-) bipolar pulse power source to a gate.例文帳に追加

本発明の電界放出型バックライト装置の駆動方式は、陰極を接地しゲートに（＋），（−）のバイポーラ型パルス電源を印加する。 - 特許庁

The other of the source and drain of the transistor 3 is connected to a signal line SL, and the gate of the transistor 3 is connected to a word line WL.例文帳に追加

トランジスタ３の他方のソース・ドレインは信号線ＳＬに接続され、トランジスタ３のゲートはワード線ＷＬに接続されている。 - 特許庁

A feedback circuit including a transistor 62 is connected between the source terminal and the gate terminal of the MOSFET 50 and a drain current is limited.例文帳に追加

ＭＯＳＦＥＴ５０のソース端子とゲート端子間にトランジスタ６２を含むフォードバック回路を接続してドレイン電流を制限する。 - 特許庁

An LCD device includes a plurality of first data lines, a plurality of second data lines, a plurality of display units, a source driver and a gate driver.例文帳に追加

ＬＣＤ装置は、複数の第１のデータ・ライン、複数の第２のデータ・ライン、複数のディスプレイ・ユニット、ソース・ドライバ及びゲート・ドライバを有する。 - 特許庁

A semiconductor element 2 is bent and formed so that an end of a drain terminal 6 is apart from an end of a gate terminal 5 and a source terminal 7.例文帳に追加

半導体素子２は、ドレイン端子６の端部がゲート端子５及びソース端子７の端部と離れるよう折り曲げ成形されている。 - 特許庁

A diode (Schottky diode) D1 is composed of the gate electrode 25 which is a Schottky electrode and a source electrode 26 which is an ohmic electrode.例文帳に追加

また、ショットキー電極であるゲート電極２５とオーミック電極であるソース電極２６とでダイオード（ショットキーダイオード）Ｄ１が構成される。 - 特許庁

This semiconductor device comprises: lower concentration source/drain regions 106 and higher concentration source/drain regions 108 formed in a semiconductor substrate 101; a gate insulating film 102 formed on a region of the semiconductor substrate 101 between the lower concentration source/drain regions 106; and the gate electrode 103 formed on the gate insulating film 102 as seen in the plan view, and composed of metal silicide.例文帳に追加

半導体装置は、半導体基板１０１内に形成された低濃度ソース・ドレイン領域１０６および高濃度ソース・ドレイン領域１０８と、半導体基板１０１のうち平面的に見て低濃度ソース・ドレイン領域１０６の間に位置する領域の上に形成されたゲート絶縁膜１０２と、ゲート絶縁膜１０２上に形成され、金属シリサイドからなるゲート電極１０３とを備えている。 - 特許庁

The die is coupled to the substrate such that the source and gate regions of the die, assuming a MOSFET-type device, are coupled to the substrate.例文帳に追加

ＭＯＳＦＥＴタイプのデバイスとした場合、ダイのソース領域とゲート領域が基板に結合されるように、ダイが基板に結合される。 - 特許庁

To provide a semiconductor element where the gate-source capacitance of a FET acting like a main switch element can be short-circuited with a low impedance.例文帳に追加

主スイッチ素子となるＦＥＴのゲート・ソース間容量を低いインピーダンスで短絡することが可能な半導体素子を提供する。 - 特許庁

The vertical alignment type liquid crystal display comprises a plurality of pixel areas, which are driven through source lines and gate lines.例文帳に追加

垂直配向方式の液晶ディスプレイは、複数の画素領域からなり、各画素領域はソースラインとゲートラインとにより駆動される。 - 特許庁

A sub stack body 6 is formed, in a position where gate electrode wiring 3 and source electrode wiring 8 overlap, between them.例文帳に追加

ゲート電極用配線３とソース電極用配線８とが重なる位置において、それらの間に副積層体６が形成されている。 - 特許庁

The n^+ type source region 36 and the p^+ type region 84 can be formed by a self-alignment of the gate electrode 35 and the LDD side spacer 91.例文帳に追加

ゲート電極３５とＬＤＤサイドスペーサ９１のセルフアラインでｎ^+型のソース領域３６とｐ^+型領域８４を形成できる。 - 特許庁

The resistance element connects connecting nodes to which the source grounded transistor and the gate grounded transistor are connected.例文帳に追加

また、抵抗素子は、ソース接地トランジスタとゲート接地トランジスタとが接続されている接続ノード間を接続していることを特徴とする。 - 特許庁

SELF-ALIGNED METHOD OF FORMING SEMICONDUCTOR MEMORY ARRAY OF FLOATING GATE MEMORY CELLS WITH SOURCE SIDE ERASE, AND MEMORY ARRAY MADE THEREBY例文帳に追加

ソース側消去を伴うフローティングゲートメモリセルの半導体メモリアレイを形成する自己整合法及びこれによって形成されるメモリアレイ - 特許庁

The main MOS transistor contains a first gate wiring for receiving an external signal, a first source/drain region of a first conductivity type, and a body.例文帳に追加

メインＭＯＳトランジスタは外部信号を受ける第１ゲート配線と、第１導電型の第１ソース／ドレイン領域と、ボディーとを含む。 - 特許庁

The source electrode of an n-type MOS high-voltage transistor 8 is connected to a GND, while a gate electrode is connected to the charge pump circuit 4.例文帳に追加

ｎ型ＭＯＳ高圧トランジスタ８のソース電極はＧＮＤに接続され、ゲート電極はチャージポンプ回路４と接続されている。 - 特許庁

A gate electrode 20 is disposed on a channel region between the drain region 121 and the source region 16 to form an LDMOS (laterally diffused MOS).例文帳に追加

ドレイン領域１２１とソース領域１６間のチャネル領域上にゲート電極２０が配置され、ＬＤＭＯＳが形成される。 - 特許庁

The testing terminals 80, 81, 82 are electrically connected to the source lines 6, or the gate lines 3 or the counter electrode, respectively.例文帳に追加

検査用端子８０，８１，８２は、各ソース線６に、又は各ゲート線３に、又は対向電極に夫々電気的に接続されている。 - 特許庁