「gate source」に関連した英語例文の一覧と使い方(35ページ目) - Weblio英語例文検索

Two dielectric barrier layers are formed on the substrate under the gate structure between the source region and the drain region respectively.例文帳に追加

二つの誘電体バリア層は、それぞれソース領域とドレイン領域との間において、ゲート構造の下における基板に形成される。 - 特許庁

That is, the source region, the drain region, the channel region and the gate electrode region are extended in the direction crossing the plane 101.例文帳に追加

すなわち、ソース領域,ドレイン領域,チャネル領域およびゲート電極領域は、面１０１に交差する方向へ延在している。 - 特許庁

Then, the ion implantation of the impurities is carried out to the silicon substrate 101 around the gate electrode 105, and the source and drain regions 109 are formed.例文帳に追加

その後、ゲート電極１０５の周囲のシリコン基板１０１に不純物をイオン注入し、ソース・ドレイン領域１０９を形成する。 - 特許庁

The gate electrodes 109 including the spacers 118 are subjected to source/ drain ion implantation with use of a mask, and then the spacer 118 is removed.例文帳に追加

スペーサー１１８を含むゲート電極１０９をマスクに利用してソース／ドレーンイオン注入を実施した後、スペーサー１１８を除去する。 - 特許庁

To provide a CMOS active inductor capable of improving convergence in the potential of a source or a gate of a gyrator and performing temperature compensation of Q.例文帳に追加

ジャイレータのソースやゲートの電位の収束性を向上させ、かつ、Ｑの温度補償が可能なＣＭＯＳアクティブインダクタを提供する。 - 特許庁

A certain concentration of nitrogen is introduced into both gate and to tunnel oxide films, by introducing the semiconductor body to a source of nitrogen.例文帳に追加

半導体本体を窒素源に導入することによって、ある濃度の窒素がゲートおよびトンネル酸化膜両方に導入される。 - 特許庁

The strain detection element includes a gate electrode, a source electrode, a drain electrode, and a layer formed of a piezoelectric material on which a channel is formed.例文帳に追加

ゲート電極と、ソース電極と、ドレイン電極と、チャネルが形成される圧電材料からなる層と、を有する歪み検出素子である。 - 特許庁

Thus, silicide films 6a, 3a and 4a are formed on the surfaces of a gate electrode 6, a source region 3 and a drain region 4.例文帳に追加

これにより、ゲート電極６やソース領域３及びドレイン領域４の表面に、シリサイド膜６ａ、３ａ、４ａが形成される。 - 特許庁

Source drain diffused layers 3a, 3b are formed so as to hold a gate electrode 5a on a silicon substrate 1.例文帳に追加

シリコン基板１上のゲート電極５ａを両側面から挟むようにシリコン基板 1にソース・ドレイン拡散層３ａ、３ｂが形成されている。 - 特許庁

A metal silicide is formed on the upper surface of a gate electrode, the deep source/drain regions of the transistor part and the resistor part.例文帳に追加

前記ゲート電極の上面、前記トランジスタ部及び抵抗部の深いソース及びドレーン領域上に金属シリサイドを形成する。 - 特許庁

Finally, an n-type source-drain region 15a is formed by implanting arsenic ions 14 using the sidewall 13 and the gate electrode 8a as a mask.例文帳に追加

サイドウォール１３及びゲート電極８ａをマスクとして砒素イオン１４を注入してｎ型ソース／ドレイン領域１５ａを形成する。 - 特許庁

Diffusion layers as source or drain regions are formed in the semiconductor substrates 11 positioned on both sides of the floating gate FG.例文帳に追加

浮遊ゲートＦＧの両側に位置する半導体基板１１内にソース又はドレイン領域としての拡散層が形成されている。 - 特許庁

A source and drain region 12SD and a formation region of the gate electrode 141 in the oxide semiconductor layer 12 are spaced apart from each other.例文帳に追加

酸化物半導体層１２におけるソース・ドレイン領域１２ＳＤとゲート電極１４１の形成領域とは、互いに離隔している。 - 特許庁

A MOS transistor 112 including a source 114, a drain 116, and a gate 120 is formed on the second semiconductor layer 110.例文帳に追加

第２の半導体層１１０上には、ソース１１４、ドレイン１１６、ゲート１２０を含むＭＯＳ型のトランジスター１１２が形成されている。 - 特許庁

A source/drain region which includes a low-doped region is made within the substrate by the ion implantation, using a gate structure as a mask.例文帳に追加

ゲート構造をマスクとして使用したイオン注入により基板内に低ドーピング領域を含むソース／ドレイン領域を形成する。 - 特許庁

The memory cell has a source region 4 and a drain region 5 formed in the silicon layer 3, an ONO film 6 and a gate electrode 7.例文帳に追加

メモリセルは、シリコン層３内に形成されたソース領域４およびドレイン領域５と、ＯＮＯ膜６と、ゲート電極７とを有する。 - 特許庁

The word line functions as the gate electrode 104 on a channel region provided between the source/drain diffusion regions 107a and 107b.例文帳に追加

ワード線は、ソース／ドレイン拡散領域１０７ａ，１０７ｂの間のチャネル領域上において、ゲート電極１０４として機能する。 - 特許庁

The field effect transistor 91 includes a gate electrode 40, a source region 23s and a drain region 23d, and a channel region 27.例文帳に追加

電界効果トランジスタ９１は、ゲート電極４０と、ソース領域２３ｓおよびドレイン領域２３ｄと、チャネル領域２７とを含む。 - 特許庁

A lower electrode 41 (first electrode), a source wiring 16 and a gate wiring 21 are formed of conductive materials having light shielding characteristics, respectively.例文帳に追加

下電極４１（第一電極）、ソース配線１６、ゲート配線２１は、それぞれ遮光性を有する導電性材料から形成される。 - 特許庁

As for the chip 7, a source electrode 35 and a gate 37 are formed on the surface, and a drain electrode 39 is formed on the rear face.例文帳に追加

チップ７は、その表面にソース電極３５及びゲート３７が形成され、その裏面にドレイン電極３９が形成されている。 - 特許庁

The gate electrode 24 comprises a generally T-shaped top portion 34 that extends toward the source electrode 20 and the drain electrode 22.例文帳に追加

ゲート電極２４は、ソース電極２０とドレイン電極２２に向かって延在する一般的にＴ字型の頂部３４を備える。 - 特許庁

A second silicide layer 152 is provided on the source/drain diffusion layer 15 mediating the gate electrode 14 and an insulating film spacer 16.例文帳に追加

ゲート電極１４及び絶縁膜スペーサ１６を隔ててソース／ドレイン拡散層１５上に第２シリサイド層１５２が設けられている。 - 特許庁

Voltage of the same potential is impressed on the source-drain regions 2 and the gate electrode 4, and a lower voltage is impressed on the substrate electrode 5.例文帳に追加

ソース・ドレイン領域２およびゲート電極２に同電位の電圧を印加し、基盤電極５には、それよりも低い電圧を印加する。 - 特許庁

As for the chip 5, a drain electrode 29 and a gate 31 are formed on the surface, and a source electrode 33 is formed on the rear face.例文帳に追加

チップ５は、その表面にドレイン電極２９及びゲート３１が形成され、その裏面にソース電極３３が形成されている。 - 特許庁

A semiconductor layer constituting the write-in transistor is provided so as to bridge between a gate electrode and a source region of the readout transistor.例文帳に追加

書き込みトランジスタを構成する半導体層は、読み出しトランジスタのゲート電極とソース領域の間を架橋するように設ける。 - 特許庁

A series circuit constituted of a Zener diode ZD1 and a transistor Q31 is provided between the gate and the source of the MOSFET Q1.例文帳に追加

このＭＯＳＦＥＴＱ１のゲート−ソース間には、ツェナーダイオードＺＤ１及びトランジスタＱ３１から構成される直列回路を設ける。 - 特許庁

A gate electrode includes a first portion 5a, positioned above the channel region and a second portion 5b positioned above the source/drain regions.例文帳に追加

ゲート電極は、チャネル領域の上方に位置する第１部分５ａと、ソース／ドレイン領域の上方に位置する第２部分５ｂとを有する。 - 特許庁

Unlike the conventional structure of an insulated-gate bipolar transistor, a well electrode 8 is formed on the region 2, and a source electrode 9 is formed on the region 3.例文帳に追加

従来構造と異なり、ウエル領域２上にウエル電極８を形成し、ソース領域３上にソース電極９を形成する。 - 特許庁

A display unit 7 is equipped with: a source electrode driving circuit 101a which is connected to the auxiliary electrodes 3 and which applies electric signals to the source electrodes 1 via the auxiliary electrodes 3; and a gate electrode driving circuit 101b which is placed to oppose to the source electrode driving circuit 101a over the display screen 100 and which is connected to the gate electrodes 5 to apply electric signals to the gate electrode 5.例文帳に追加

そして、補助電極３に接続され、補助電極３を介してソース電極１に電気信号を加えるソース電極駆動回路１０１ａと、ディスプレイ画面１００をはさんでソース電極駆動回路１０１ａと対向する位置に設けられ、かつ、ゲート電極５と接続してゲート電極５に電気信号を加えるゲート電極駆動回路１０１ｂとを備えた表示ユニット７を構成する。 - 特許庁

In the diamond field effect transistor, a first surface layer containing hydrogen is formed on diamond; on the first surface layer, a source electrode, a gate electrode and a drain electrode are arranged, in this order; and a protective layer containing fluorine is formed on the first surface layer of the diamond crystal between the source electrode and the gate electrode and between the gate electrode and the drain electrode.例文帳に追加

ダイヤモンド上に水素を含む第１の表面層があり、その上にソース電極、ゲート電極、ドレイン電極が順に並んでおり、ソース電極−ゲート電極間、およびゲート電極−ドレイン電極間の上記ダイヤモンド結晶の第１の表面層上に、フッ素を含む保護層があることを特徴とするダイヤモンド電界効果トランジスター。 - 特許庁

The field effect element 10 includes a semiconductor A, a source electrode S and a drain electrode D formed on the semiconductor A, a gate electrode G for applying an electric field in a direction perpendicular to a current feed direction between the source electrode S and drain electrode D, and a gate insulating film B formed between the semiconductor A and gate electrode G.例文帳に追加

半導体Ａと、半導体Ａ上に形成されたソース電極Ｓ及びドレイン電極Ｄと、ソース電極Ｓ−ドレイン電極Ｄ間の通電方向に対して垂直方向に電界を印加するためのゲート電極Ｇと、半導体Ａとゲート電極Ｇとの間に形成されたゲート絶縁膜Ｂとを備えた電界効果素子１０。 - 特許庁

Particularly, according to an embodiment of the present invention, the plurality of trenches of the semiconductor device include one or a plurality of gate electrodes, can include one or the plurality of gate electrodes or one or a plurality of source electrodes, or can include a combination of both of the gate electrode and the source electrode formed inside.例文帳に追加

特に、本発明の実施形態によれば、半導体デバイスの複数のトレンチは1つもしくは複数のゲート電極を含むことができ、1つもしくは複数のゲート電極または1つもしくは複数のソース電極を含むことができ、或いは、内部に形成されたゲート電極およびソース電極の双方の組み合わせを含むことができる。 - 特許庁

The manufacturing method includes the stages of: preparing a semiconductor substrate having a source region, a drain region, and a channel region connecting the source region and drain region; forming a gate insulating film on a top surface of the channel region; and forming a gate electrode of a metal compound material on the gate insulating film by a reactive sputtering method.例文帳に追加

その製造方法は、ソース領域と、ドレイン領域と、ソース領域とドレイン領域を結ぶチャネル領域を有する半導体基板を用意する工程と、チャネル領域の表面にゲート絶縁膜を形成する工程と、反応性スパッタリング法によってゲート絶縁膜上に金属化合物材料からなるゲート電極を形成する工程を備えている。 - 特許庁

In this case, upper layer connection wiring 49, 52, 55 and 58 for connecting the bottom gate electrode 9, source/drain electrodes 10 and top gate electrode 8 of the thin-film transistor 3 to the source/drain electrodes of the thin-film transistors 21 and 22 which are connected to conductive layers 35 and 36 are provided on the interlayer insulating film 40 covering the top gate electrode 8.例文帳に追加

この場合、薄膜トランジスタ３のボトムゲート電極９、ソース・ドレイン電極１０及びトップゲート電極８と薄膜トランジスタ２１、２２のソース・ドレイン電極に接続される導電体層３５、３６とを接続するための上層接続配線４９、５２、５５、５８は、トップゲート電極８を覆う層間絶縁膜４０上に設けられている。 - 特許庁

The TFT 156 has a gate electrode connected to the scan line 112 and a source electrode connected to a first power supply line 165, the TFT 158 has a gate electrode connected to a gate control line 167 and a source electrode connected to a second power supply line 166, and the TFTs 156 and 158 have their common drain electrode connected to the capacitor line 132.例文帳に追加

ＴＦＴ１５６のゲート電極は走査線１１２に接続され、ソース電極は第１給電線１６５に接続され、ＴＦＴ１５８のゲート電極はゲート制御線１６７に接続され、ソース電極は第２給電線１６６に接続され、ＴＦＴ１５６、１５８の共通ドレイン電極が容量線１３２に接続されている。 - 特許庁

The drain electrode is separated from the control gate electrode so that the shortest distance between a part of the drain electrode and the control gate electrode is greater than the first distance and that the first breakdown voltage between the drain electrode and the source electrode is greater than the second breakdown voltage between the control gate electrode and the source electrode.例文帳に追加

このドレイン電極は、ドレイン電極のいずれか一部及び制御ゲート電極の間の最短距離が第１の距離より十分に大きいように、ドレイン電極及びソース電極間の第１の破壊電圧が制御ゲート電極及びソース電極間の第２の破壊電圧より大きいように、制御ゲート電極から離間される。 - 特許庁

A gate insulating film 102 is formed on an integrated circuit substrate 100, and a source electrode 103 and a drain electrode 104 are formed on the gate insulating film 102 so as to face each other via the upper side of a gate electrode 101 while an organic molecule 105 is provided so as to connect the source electrode 103 to the drain electrode 104.例文帳に追加

集積回路基板１００の上にはゲート絶縁膜１０２が形成され、該ゲート絶縁膜１０２の上には、ゲート電極１０１の上側部分を介して対向するようにソース電極１０３及びドレイン電極１０４が形成されていると共に、ソース電極１０３とドレイン電極１０４とを接続するように有機分子１０５が設けられている。 - 特許庁

The diode includes the semiconductor film containing zinc oxide and having a channel forming area, a gate insulating film between the semiconductor film and a gate electrode, and a source electrode and a drain electrode electrically connected with the semiconductor film on a substrate, wherein the gate electrode is electrically connected with either of the source electrode and the drain electrode.例文帳に追加

基板上の、酸化亜鉛を含み、チャネル形成領域を有する半導体膜と、前記半導体膜とゲート電極との間のゲート絶縁膜と、前記半導体膜と電気的に接続されるソース電極及びドレイン電極と、を有し、前記ゲート電極は、前記ソース電極及び前記ドレイン電極の一方と電気的に接続される。 - 特許庁

A substrate is isolated by a trench 2, a source region 3 and a drain region 4 are formed at the surface part of the substrate in the isolated element forming region, a gate oxide film is formed on a channel region between the source region 3 and the drain region 4 of the substrate, and a gate electrode 6 is formed on the gate oxide film.例文帳に追加

基板がトレンチ２により絶縁分離され、この絶縁分離された素子形成領域において基板の表層部にソース領域３とドレイン領域４が形成され、基板におけるソース領域３とドレイン領域４の間をチャネル領域として、チャネル領域上にゲート酸化膜が形成され、ゲート酸化膜上にゲート電極６が形成されている。 - 特許庁

A semiconductor device for evaluation for evaluating the yield of the DRAM section of an integrated circuit device comprises gate wiring 11 for evaluation provided in a layer corresponding to the gate wiring layer of the DRAM section; and a source contact 12 for evaluation that corresponds to the source contact of a capacitor for composing the DRAM section and is connected to the gate wiring 11 for evaluation.例文帳に追加

集積回路装置のＤＲＡＭ部の歩留まりを評価するための評価用半導体装置は、ＤＲＡＭ部のゲート配線層に相当する層に設けられた評価用ゲート配線１１と、ＤＲＡＭ部を構成するキャパシタのソースコンタクトに相当し且つ評価用ゲート配線１１と接続された評価用ソースコンタクト１２とを備えている。 - 特許庁

A semiconductor memory device includes; an n-channel type MOSFET1 whose drain and gate are connected to an external power supply (VEXT) and whose source is connected to a back gate; and a detection part which detects the application of external power supply based on a node connected to the source and back gate of the n-channel type MOSFET and the electric potential of the node.例文帳に追加

この半導体記憶装置は、外部電源（ＶＥＸＴ）にドレインおよびゲートが接続されるとともに、ソースをバックゲートに接続したｎチャネル型ＭＯＳＦＥＴ１と、ｎチャネル型ＭＯＳＦＥＴのソースおよびバックゲートに接続されたノードと、ノードの電位をもとに外部電源の投入を検出する検出部とを具備する。 - 特許庁

In a semiconductor device having a dual gate electrode and two main electrodes, a wiring layer 24 is taken out from a second gate electrode 21 of the dual gate electrode, the wiring layer 24 is connected to a source electrode 23 through an insulating film 25, a MIM capacitor 26 composed of the wiring layer 24, the insulating film 25, and the source electrode 23 is arranged in the interior of a semiconductor device 1.例文帳に追加

デュアルゲート電極と、２つの主電極とを有する半導体素子において、デュアルゲート電極の第２ゲート電極２１から配線層２４を延出し、配線層２４を絶縁膜２５を介して、ソース電極２３に接続し、配線層２４と絶縁膜２５とソース電極２３で構成されるＭＩＭキャパシタ２６を半導体素子１内部に配置した。 - 特許庁

Gate electrodes 15 are formed through a gate insulation film 14 on a semiconductor substrate 11 and element isolations, the gate electrodes are formed so as to adjoin both sides of a certain one gate electrode, and a skew ion implanting is made so that the shadows of adjacent gate electrodes overlie source or drain regions 19, thus making it possible to selectively implant a channel impurity in Si substrate regions 13 beneath the gate electrodes.例文帳に追加

半導体基板１１上及び素子分離部上にゲート絶縁膜１４を介してゲート電極１５を形成し、ある１つのゲート電極に対しその両側に隣接するようにゲート電極を形成し、隣接するゲート電極の陰がソース又はドレイン領域１９に重なるように、斜めイオン注入を行うことにより、ゲート電極下のシリコン基板領域１３に選択的にチャネル不純物を注入することが可能になる。 - 特許庁

The display device does not connect to a power source Vcc a transistor TR2 for a period setting a source for setting voltage between gate sources to reference voltage to the transistor TR2 driving by current the light emitting element 12 by source follower circuit configuration.例文帳に追加

本発明は、ソースフォロワ回路構成により発光素子１２を電流駆動するトランジスタＴＲ２に対して、ゲートソース間電圧の設定のためにソースを基準電圧に設定する期間、トランジスタＴＲ２を電源Ｖｃｃに接続しないようにする。 - 特許庁

A main panel 200 includes a plurality of gate bus lines 24, source bus line 16, TFTs 25 and pixel electrodes, respectively, and each source bus line 16 is connected to a corresponding source bus line 16 of a 1st liquid crystal panel 10 via a switching TFT 17.例文帳に追加

メインパネル２００は、それぞれ複数のゲートバスライン２４、ソースバスライン１６、ＴＦＴ２５および画素電極を有し、各ソースバスライン１６がスイッチングＴＦＴ１７を介して第１液晶パネル１０の対応するソースバスライン１６と接続されている。 - 特許庁