「gate source」に関連した英語例文の一覧と使い方(39ページ目) - Weblio英語例文検索

A semi-insulating film 13 is patterned so as not to enter parasitic resistance by a semi-insulation film 13 between a gate and a source of a MOSFET 14, and between the gate of the MOSFET 14 and a cathode of a thyrister 30.例文帳に追加

ＭＯＳＦＥＴ１４のゲートとソース、およびＭＯＳＦＥＴ１４のゲートとサイリスタ３０のカソードとの間に半絶縁膜１３による寄生抵抗が入らないように半絶縁膜１３をパターンニングする。 - 特許庁

A gate electrode is positioned via a gate insulation film on the p-type base, held between the n-type source layer and the n-type drain layer, and a drain electrode is formed on the surface of the p-type anode layer and the n-type drain layer.例文帳に追加

ｎ型ソース層とｎ型ドレイン層の間に挟まれたｐ型ベース上にゲート絶縁膜を介してゲート電極が位置し、ｐ型アノード層とｎ型ドレイン層の表面にドレイン電極が形成される。 - 特許庁

N-type dose is selectively implanted with a mask to form an N source 201, further a trench for the gate is etched with a mask to form an insulating film 204, on which a polysilicon is deposited and flattened except for the gate 205.例文帳に追加

マスクにより選択的にＮ型ドーズを注入してＮソース２０１を形成し、更にマスクしてゲート用トレンチをエツチングして絶縁膜２０４を成膜の上ポリシリコンを堆積しゲート２０５を残して平坦化する。 - 特許庁

When the first control signal decreases a voltage to be supplied to the source terminal, a second control signal is supplied to the gate terminal of the transistor for increasing the voltage to be supplied to the gate terminal.例文帳に追加

第二の制御信号は、第一の制御信号がソース・ターミナルに供給される電圧を低下させた場合、ゲート・ターミナルに供給される電圧を増大するために、トランジスタのゲート・ターミナルに供給される。 - 特許庁

A connection hole 10 of a rectangular cross-section is provided so as to pass through a gate insulating film 4 and a passivation film 8 and to expose ends of the gate wiring 5b and the source/drain electrode line 7.例文帳に追加

接続孔１０は、断面矩形状であり、ゲート絶縁膜４およびパッシベーション膜８を貫通しゲート配線５ｂおよびソース／ドレイン電極線７それぞれの端部を露出させるように、１個が設けられている。 - 特許庁

To provide a liquid crystal display having improved image quality by preventing deterioration in transistor characteristics due to light from a back light without increasing the capacitance between a gate and a source, and between the gate and a drain.例文帳に追加

ゲートとソース間及びゲートとドレイン間の容量を増大させることなく、バックライトからの光によるトランジスタ特性の劣化を防ぐことにより、画質の向上した液晶表示装置を提供することを目的とする。 - 特許庁

In the NAND-type flash memory 100, a drain side selecting gate line SGD, source side selection gate line SGS, and a (p) type semiconductor substrate Psub of a block made as non-selection by a row decoder are made to be a ground potential.例文帳に追加

ＮＡＮＤ型フラッシュメモリ１００は、ロウデコーダ２により非選択とされたブロックのドレイン側選択ゲート線ＳＧＤ、ソース側選択ゲート線ＳＧＳおよびＰ型半導体基板Ｐｓｕｂを接地電位にする。 - 特許庁

In the MOS transistor, constituting a semiconductor device, bird's beak insulating films 4 having film thicknesses larger than that of a gate insulating film 2, are formed in regions where the end sections of a gate electrode 3 overlap source/drain diffusion layers 5 under the end sections.例文帳に追加

半導体装置を構成するＭＯＳトランジスタにおいて、ゲート電極３の端部でソース・ドレイン拡散層５とオーバラップする領域にゲート絶縁膜２よりも膜厚の厚いバーズビーク絶縁膜４が形成される。 - 特許庁

To provide a semiconductor device having a gate structure that can reduce the parasitic capacitance between a gate electrode and a source/drain diffusion region (including its wiring) and can make a transistor element to operate at a high speed, and to provide a method of manufacturing the device.例文帳に追加

ゲート電極とソース／ドレイン拡散領域（及びその配線を含む）との間の寄生容量を低減でき高速動作が可能となるゲート構造を有する半導体装置及びその製造方法を提供する。 - 特許庁

In the area where the scanning line (a gate wiring) 2 and the signal line (a source wiring) 6 cross each other, the scanning line (the gate wiring) 2 has a pattern having at least one or more bent parts 8a on both sides of the pattern.例文帳に追加

走査線（ゲート配線）２と信号線（ソース配線）６が交差する領域において、走査線（ゲート配線）２はパターンの両側に少なくとも一回以上の折れ曲がり部８ａを有したパターンとする。 - 特許庁

To solve a problem wherein power consumption and cost increase when a positive voltage and a negative voltage are applied to the gate in order to raise or drop the gate potential of power switching elements 16 and 18 for the source potential.例文帳に追加

パワースイッチング素子１６，１８のゲート電位をソース電位に対して上昇及び低下させるべく、ゲートに正電圧及び負電圧を印加するものの場合、消費電力の増大やコスト高が生じること。 - 特許庁

Within a period during which picture lighting is turned off and then a switching element 4 controlling gate and source scanning lines is turned off, a scanning voltage is applied to gate inspection wiring 1 inside the liquid crystal cell and makes a TFT (thin film transistor) 5 operate.例文帳に追加

画像点灯ＯＦＦを行ってからゲート走査線及びソース走査線を制御するスイッチング素子４のＯＦＦ期間までに、液晶セル内のゲート検査配線１に走査電圧を印加しＴＦＴ５を動作させる。 - 特許庁

A power source voltage Vgs of a gate drive circuit 231 is made controllable by a command from a voltage command device (a microcomputer) 234, and is changed, according to the temperature information of the elements to adjust a gate voltage Vg of an IGBT 211.例文帳に追加

ゲート駆動回路２３１の電源電圧Ｖｇｓを、電圧指令装置（マイコン）２３４からの指令により制御可能とし、素子の温度情報に応じて変化させ、ＩＧＢＴ２１１のゲート電圧Ｖｇを調整する。 - 特許庁

Specifically, the shared source line S1 extends to parallel a selection gate line CGL1 and a memory gate line MGL1 instead of being arranged to parallel a bit line D1 and a bit line D8.例文帳に追加

具体的に、共通するソース線Ｓ１は、ビット線Ｄ１やビット線Ｄ８と並行するように配置されているのではなく、選択ゲート線ＣＧＬ１やメモリゲート線ＭＧＬ１と並行するように延在している。 - 特許庁

Gate conductors 112 are formed above channel regions provided in the substrate 110, sidewall spacers 134 are formed adjacent to the gate conductors 112, and source and drain extensions are formed in the substrate.例文帳に追加

基板１１０に設けられたチャネル領域の上方にゲート導電体１１２を形成し、当該ゲート導電体に隣接して側壁スペーサ１３４を形成し、基板にソース延長部とドレイン延長部を形成する。 - 特許庁

Proper DC bias levels P1, P2, P3 are respectively given to the drain of the TR M2, the gate of the TR M1, and the drain of the TR M1 to obtain an active inductor between the gate and the source of the TR M2.例文帳に追加

そしてトランジスタＭ２のドレイン、トランジスタＭ１のゲート、トランジスタＭ１のドレインにそれぞれ適切な直流のバイアス電位Ｐ_1，Ｐ_2，Ｐ_3を与えることにより、トランジスタＭ２のゲート及びソースの間で能動インダクタが得られる。 - 特許庁

A first semi-recessed LOCOS layer 40 is formed between the gate insulation layer 30 and drain region 34, and a second semi-recessed LOCOS layer 50 is formed between the gate insulation layer 30 and the source region 32.例文帳に追加

ゲート絶縁層３０とドレイン領域３４との間に、第１のセミリセスＬＯＣＯＳ層４０が形成され、ゲート絶縁層３０とソース領域３２との間に、第２のセミリセスＬＯＣＯＳ層５０が形成されている。 - 特許庁

To provide a method of manufacturing a semiconductor device that prevents impurity ions of a source-drain region from being diffused abnormally and partially toward a channel region by suppressing diffusion of impurities in a gate electrode through a gate insulating film.例文帳に追加

ゲート電極中の不純物がゲート絶縁膜を突き抜けてチャネル領域に拡散するのを抑制し、ソース・ドレイン領域の不純物イオンが部分的にチャネル領域方向に異常拡散するのを防ぐ。 - 特許庁

The semiconductor device comprises a drift region 102, a base region 108 formed on the upper layer of the drift region 102, source regions 109 formed on the base region 108, and gate electrodes 107A and gate dielectrics 106A.例文帳に追加

ドリフト領域１０２と、ドリフト領域１０２の上層部に形成されたベース領域１０８と、ベース領域１０８に形成されたソース領域１０９と、ゲート電極１０７Ａ及びゲート絶縁膜１０６Ａを備える。 - 特許庁

The resistance element is connected between a gate electrode 19 of the field-effect transistor and a connection point 23 of a back gate electrode 24 and a first source/drain region 16 of the field-effect transistor.例文帳に追加

前記抵抗素子は、前記電界効果トランジスタのバックゲート電極２４と一方のソース・ドレイン領域１６との接続点２３と、前記電界効果トランジスタのゲート電極１９との間に接続されている。 - 特許庁

This thin-film transistor, equipped with a sub gate and a Schottky source/ drain, can operate in modes of the two kinds of an n-channel and a p-type channel, on the same transistor by the bias voltage of the sub gate.例文帳に追加

サブゲート及びショットキーソース／ドレインを備えた本発明の薄膜トランジスタは、サブゲートのバイアス電圧により、同一のトランジスタ部品上で、ｎ型チャネルとｐ型チャネルとの２種類のモードで動作することができる。 - 特許庁

To provide a field-effect transistor which suppresses a leakage current from a gate electrode, has large current driving power, and also has a movable gate electrode small in source-drain leakage current.例文帳に追加

本発明の課題は、ゲート電極からの漏れ電流を抑制するとともに、電流駆動力が大きく、かつソース・ドレイン間の漏れ電流の少ない可動ゲート電極を有する電界効果トランジスタを提供することである。 - 特許庁

A memory cell 14 and a drain side selection gate 16A and a source side selection gate 16B are formed on a semiconductor substrate 11, and then a polycrystalline silicon film is stacked through a plate insulating film 21 over the whole face.例文帳に追加

たとえば、半導体基板１１上に、メモリセル１４およびドレイン側選択ゲート１６Ａ，ソース側選択ゲート１６Ｂをそれぞれ形成した後、全面に、プレート絶縁膜２１を介して多結晶シリコン膜を堆積させる。 - 特許庁

If a positive hole is trapped to a gate insulating film of the TFT 214 for drive by writing of a display signal D in the previous time, the positive hole is extracted from the gate insulating film to a source or a drain.例文帳に追加

ここで、駆動用ＴＦＴ２１４のゲート絶縁膜に、前回の表示信号Ｄの書き込みにより正孔がトラップされていたとすると、正孔はゲート絶縁膜からソースあるいはドレインに引き抜かれる。 - 特許庁

The control circuit sets the voltage between the control gate electrode and the source to the second value while maintaining the voltage of the control gate electrode of the selected memory cell at 0 or a positive value in the case of executing the second read-out operation.例文帳に追加

制御回路は、第２の読み出し動作を実行する場合、選択メモリセルの制御ゲート電極の電圧を０又は正の値に保ちながら制御ゲート電極とソースとの間の電圧を第２の値に設定する。 - 特許庁

In the stack, U shape pillars 30 are arranged, penetrating selection gate electrodes SGb, SGs and the control gate electrodes CG1-CG4 with one ends connected to a source line SL and the other ends connected to a bit line BL.例文帳に追加

また、積層体内に、選択ゲート電極ＳＧｂ、ＳＧｓ、制御ゲート電極ＣＧ１〜ＣＧ４を貫き、一端がソース線ＳＬに接続され、他端がビット線ＢＬに接続されたＵ字ピラー３０を設ける。 - 特許庁

A plurality of gate lines 12, a plurality of source lines 14 formed so as to cross the gate lines 12 in plan view, TFT devices 20 and pixel electrodes 16 are formed on the liquid crystal layer 40 side of the substrate 11.例文帳に追加

また、基板１１の液晶層４０側には、複数のゲート線１２と、平面視でゲート線１２に交差するように形成された複数のソース線１４と、ＴＦＴ素子２０と、画素電極１６とが形成されている。 - 特許庁

Gate voltage of an MOS transistor connected with a photodiode subjected to photoelectric conversion is varied significantly by bringing a signal ϕVSP to VH during time t1 thereby increasing the gate-source voltage of the MOS transistor.例文帳に追加

時間ｔ１の間、信号φＶＰＳをＶＨとすることで、光電変換するフォトダイオードと接続されたＭＯＳトランジスタのゲート・ソース間電圧を大きくして、ＭＯＳトランジスタのゲート電圧を大きく変化させる。 - 特許庁

This field-effect transistor 1 (nitride semiconductor element) includes a laminate structure part 3 of nitride semiconductors, a gate insulating film 15, a gate electrode 16, a source electrode 18, a drain electrode 19 and a guard ring layer 11.例文帳に追加

電界効果トランジスタ１（窒化物半導体素子）は、窒化物半導体の積層構造部３と、ゲート絶縁膜１５と、ゲート電極１６と、ソース電極１８と、ドレイン電極１９と、ガードリング層１１とを含む。 - 特許庁

A gate electrode 102, a gate insulating film 123g, a drain region 10d and a source region 105s can be extended to specified lengths along the depth direction in the figure regardless of a pitch of the pixel part 201.例文帳に追加

ゲート電極１０２、ゲート絶縁膜１２３ｇ、ドレイン領域１０ｄ及びソース領域１０５ｓは、画素部２０１のピッチとは関係なく、図中奥行き方向に沿って所要の長さに延在させることができる。 - 特許庁

Side etching of the gate insulation film of the channel region through region selective etching of the silicon oxide film by dry etching of poor selectivity, or leaving of the gate insulation film on the source and drain regions will be involved in the process.例文帳に追加

選択性の悪いドライエッチングで酸化シリコン膜の領域選択エッチングをしてチャネル領域のゲート絶縁膜をサイドエッチングしたり、ソース、ドレイン領域上のゲート絶縁膜を残したりすることがない。 - 特許庁

Through this processing, a state wherein an (NiPt)_2Si layer 19b is formed in the source/drain regions 16a and 16b is held and only the gate electrode is selectively full-silicide processed to form a full-silicide gate electrode 21.例文帳に追加

この処理により、ソース／ドレイン領域１６ａ，１６ｂには（ＮｉＰｔ）_2Ｓｉ層１９ｂが形成された状態が保持されて、ゲート電極のみが選択的にフル・シリサイド化され、フル・シリサイドゲート電極２１が形成される。 - 特許庁

In the semiconductor device, a gate electrode 15 is formed on the p-type well 7 of a semiconductor substrate 1 through a gate insulating film 8 and an n^+-type semiconductor region 35 as a source/drain is formed on the p-type well 7.例文帳に追加

半導体基板１のｐ型ウエル７上にゲート絶縁膜８を介してゲート電極１５が形成され、ｐ型ウエル７にはソース・ドレインとしてのｎ^＋型半導体領域３５が形成されている。 - 特許庁

A dummy gate insulating film 407 and a dummy gate electrode 409 are formed and impurities are implanted in a polycrystalline silicon film 405 by a self alignment to form source and drain regions 405S and 405D in the film 405.例文帳に追加

ダミーゲート絶縁膜４０７及びダミーゲート電極４０９を形成し、多結晶シリコン膜４０５に自己整合的に不純物を注入してソース領域４０５Ｓ及びドレイン領域４０５Ｄを形成する。 - 特許庁

In the NMOS 43, voltage between a drain electrode and a source electrode is controlled according to the level of the gate voltage of the NMOS 43 (that is, the states of the NMOSs 33 and 34 are monitored in the level of the gate voltage of the NMOS 43).例文帳に追加

ＮＭＯＳ４３では、そのゲート電圧のレベルにより、ドレイン電極・ソース電極間電圧を制御する（つまり、ＮＭＯＳ４３のゲート電圧のレベルで、ＮＭＯＳ３３，３４の状態をモニタしてしる。）。 - 特許庁

A gate electrode 27 is formed on the end of the source region 24a and the drain region 24b via the gate insulating film 26 and the active layer 25 so that both the ends are arranged overlapping in a prescribed state.例文帳に追加

ゲート絶縁膜２６および活性層２５を介してソース領域２４ａおよびドレイン領域２４ｂの端部上に両端部が所定状態で重ねて配置されるようにゲート電極２７を形成する。 - 特許庁

In response to the application of the input pattern, a majority of the devices in the circuit have a substantially identical voltage at each of its terminals, i.e., a source, gate and drain terminal, thereby mitigating a gate leakage.例文帳に追加

入力パターンの印加に応答して、回路の過半数のデバイスは、その端子、すなわちソース、ゲートおよびドレイン端子の各々にほぼ同一の電圧を有することができ、それによってゲートリーケージを軽減する。 - 特許庁

Therefore, when a FET, comprising the source region 12 the drain region 13 and the gate region 14, is turned off, the offset regions 16 under the second gate electrodes 17 are turned off, and channel generation is suppressed.例文帳に追加

そのため、ソース領域１２、ドレイン領域１３、及びゲート領域１４で構成されるＦＥＴのオフ状態の時に、第２のゲート電極１７下のオフセット領域１６がオフ状態になり、チャネル発生を抑制する。 - 特許庁

The biomolecule detecting probe 28 is immobilized on a surface of a conductive electrode 27 in an insulation gate field effect transistor provided with the conductive electrode 27 on a surface of a gate insulator between a source 32 and a drain 33.例文帳に追加

ソース３２、ドレイン３３間のゲート絶縁物の表面に導電性電極２７を設けた絶縁ゲート電界効果トランジスタの導電性電極２７の表面に生体分子検出用プローブ２８を固定化する。 - 特許庁

Also, the second transistor 20 has a gate electrode 24 formed above the SOI layer via an insulating film, and a P-type source 25a or a drain 25b formed in the SOI layer below both sides of the gate electrode 24.例文帳に追加

また、第２トランジスター２０は、ＳＯＩ層上に絶縁膜を介して形成されたゲート電極２４と、ゲート電極２４の両側下のＳＯＩ層に形成されたＰ型のソース２５ａ又はドレイン２５ｂとを有する。 - 特許庁

The semiconductor device comprises a pair of source/drain regions 4 formed on a substrate 1 so as to sandwich a channel region 3, and a gate electrode 6 formed on the channel region 3 via a gate insulating film 5.例文帳に追加

この半導体装置は、シリコン基板１にチャネル領域３を挟むように形成された一対のソース／ドレイン領域４と、チャネル領域３上にゲート絶縁膜５を介して形成されたゲート電極６とを備えている。 - 特許庁

To provide a semiconductor device, where parasitic capacitance between a gate electrode and a drain electrode or between a gate electrode and a drain electrode is lessened, and a breakdown voltage between a source and a drain is prevented from deteriorating.例文帳に追加

ゲート電極とソース電極、あるいはゲート電極とドレイン電極との間の寄生容量が低減され、ソース／ドレイン耐圧の低下が防止された半導体装置およびその製造方法を提供する。 - 特許庁

On the gate insulating film 106, there formed: a gate electrode 108a which crosses the active pattern 104 and defines a source region 105S/drain region 105D and a channel region 105C, and an insulating interlayer film 110.例文帳に追加

ゲート絶縁膜１０６上には、アクティブパターン１０４を横切ってソース領域１０５Ｓ/ドレーン領域１０５Ｄとチャネル領域１０５Ｃを限定するゲート電極１０８ａと、層間絶縁膜１１０を形成する。 - 特許庁

In a pixel driving circuit DCA, parasitic capacitance Cgs2 between a gate and a source formed in a thin film transistor Tr12 for write control is set to be greater than parasitic capacitance Cgd2 between a gate and a drain (Cgd2<Cgs2).例文帳に追加

画素駆動回路ＤＣＡは、書込制御用の薄膜トランジスタＴｒ１２に形成されるゲート−ソース間の寄生容量Ｃgs2が、ゲート−ドレイン間の寄生容量Ｃgd2よりも大きく（Ｃgd2＜Ｃgs2）なるように設定されている。 - 特許庁

When it is considered that a hole is trapped by writing of a display signal D in the previous time in a gate insulating film of the TFT 214 for drive here, the hole is extracted from the gate insulating film to a source or a drain.例文帳に追加

ここで、駆動用ＴＦＴ２１４のゲート絶縁膜に、前回の表示信号Ｄの書き込みにより、正孔がトラップされていたとすると、正孔はゲート絶縁膜からソースあるいはドレインに引き抜かれる。 - 特許庁