「gate source」に関連した英語例文の一覧と使い方(37ページ目) - Weblio英語例文検索

The flat panel display device is equipped with: a substrate; a source electrode and a drain electrode formed on the substrate; a semiconductor layer contacting to a source and a drain electrodes; a gate formed on the substrate; an insulation membrane formed between the source and drain electrodes and the gate and equipped with an opening part; and a pixel electrode exposed one portion by the opening part of the insulation membrane.例文帳に追加

基板と、基板上に形成されたソース電極及びドレイン電極と、ソース／ドレイン電極とコンタクトされる半導体層と、基板上に形成されたゲートと、ソース／ドレイン電極とゲートとの間に形成され、開口部を備える絶縁膜と、絶縁膜の開口部によって一部分が露出される画素電極と、を備える平板表示装置である。 - 特許庁

A Darlington amplifier is constituted by connecting a gate terminal of a first primary stage source grounding MOSFET (metal oxide semiconductor field effect transistor) 51 with a transmission track 1 on the input side, connecting a drain terminal with a gate terminal of a first rear stage source grounding MOSFET 52 and connecting a drain terminal of the first rear stage source grounding MOSFET 52 with a transmission track 3 on the output side.例文帳に追加

第１の初段ソース接地ＭＯＳＦＥＴ５１のゲート端子を入力側伝送線路１に接続し、ドレイン端子を第１の後段ソース接地ＭＯＳＦＥＴ５２のゲート端子に接続し、第１の後段ソース接地ＭＯＳＦＥＴ５２のドレイン端子を出力側伝送線路３に接続し、ダーリントン増幅器を構成する。 - 特許庁

In the trench gate MOS transistor, a wide cell 002 and a thin source region 005 are provided, the cells are connected in series through the source region thin in the lengthwise and lateral directions, a trench is provided at both the ends of the thin source region, gate width per unit area is efficiently increased by forming channels, and the driving capacity per unit area is improved.例文帳に追加

トレンチゲート型MOSトランジスタにおいて、幅広のセル００２と細いソース領域００５を備え，セルを縦もしくは横方向に細いソース領域を通して直列に接続し、その細いソース領域の両端にトレンチ部を設け、チャネルを形成するることにより、単位面積当たりのゲート幅を効率良く稼ぎ、単位面積あたりの駆動能力を向上させる。 - 特許庁

A semiconductor device 1 connects together a source of an FET 3 and a drain of a MOSFET 4, and includes a resistance Rgs having one end connected to a gate of the FET 3 and the other end connected to a source of the MOSFET 4, and a diode D1 having an anode connected to the gate of the FET 3 and a cathode connected to the source of the MOSFET 4.例文帳に追加

半導体装置１は、ＦＥＴ３のソースとＭＯＳＦＥＴ４のドレインとが接続されるとともに、一端が、ＦＥＴ３のゲートに接続され、他端が、ＭＯＳＦＥＴ４のソースに接続される抵抗Ｒｇｓと、アノードが、ＦＥＴ３のゲートに接続され、カソードが、ＭＯＳＦＥＴ４ソースに接続されるダイオードＤ１とを備える。 - 特許庁

A semiconductor device is provided which cancels variation in threshold voltage or variation in gate-source voltage between transistors by acquiring, holding and adding to a signal potential input thereafter a voltage corresponding to the gate-source voltage or the threshold voltage of a transistor inputting an analog signal and a transistor including a function as a constant current source.例文帳に追加

アナログ信号を入力するトランジスタ、及び定電流源としての機能を有するトランジスタのゲート・ソース間電圧又はしきい値電圧に応じた電圧を取得、保持し、後に入力される信号電位に上乗せすることで、トランジスタ間のしきい値電圧のバラツキやゲート・ソース間電圧のばらつきをキャンセルする半導体装置を提供する。 - 特許庁

This semiconductor device 1 has a substrate 8; the transparent oxide layer 2 equipped with a source portion 3 and a drain portion 4 provided on at least one surface of the substrate 8 and a channel portion 5 formed integrally with the source and drain portions 3, 4 and having a thickness smaller than the thicknesses of the source and drain portions 3, 4; a gate portion 7; and a gate insulating layer 6.例文帳に追加

本発明の半導体装置１は、基板８と、基板８の少なくとも一方の面側に設けられたソース部３およびドレイン部４と、ソース部３およびドレイン部４と一体的に形成された、ソース部３およびドレイン部４の厚さより小さい厚さのチャネル部５とを備える透明酸化物層２と、ゲート部７と、ゲート絶縁層６とを有する。 - 特許庁

The 'Lo' level voltage is applied to the gate, drain or source of a circuit in a circuit block 370 to be cut off from a power source, thus suppressing the transistor performance from deteriorating due to the influence of BT deterioration.例文帳に追加

また、電源遮断される回路ブロック３７０の回路のゲートないしドレイン、ソースには”Ｌｏ”レベルの電圧が印加されるのでＢＴ劣化の影響によるトランジスタ性能の低下を抑えることができる。 - 特許庁

Further, a p+-type region is formed without direct contact with the n+-type source between the isolated n+-type source regions to be contacted with a p-type gate provided in parallel at both sides of each channel.例文帳に追加

さらには各チャネルの両側に平行して設けられるｐゲートへは、分離されたｎ+ソース領域間に、ｎ+ソースとは直接接することなくｐ+領域を形成することによりコンタクトする。 - 特許庁

A MOS transistor where static memory cells intersect each other to be coupled is configured so as to prevent substantial flowing of a current between a drain and a source even when voltages of a gate and the source are equal.例文帳に追加

スタティックメモリセルの交差結合されたＭＯＳトランジスタは、ゲートおよびソースのそれぞれの電圧が等しくてもドレインとソースとの間に実質的に電流が流れないように構成される。 - 特許庁

Inside the lower peripheral region of the control gate electrode 12, part of an element isolation region, adjacent to the source region that is sandwiched by the field oxide film 19, is removed, and the source region is formed.例文帳に追加

コントロールゲート電極１２の下部周辺領域のうち、フィールド酸化膜１９に挟まれたソース領域に隣接する領域における素子分離領域が一部削除されて、ソース領域が形成される。 - 特許庁

Since a sampling transistor 125 is turned off, in an interval period between each threshold correction operation of the threshold correction splitting processing within 1H, a source potential Vs_121 rises, while a voltage Vgs between a gate and a source is fixed.例文帳に追加

１Ｈ内閾値補正分割処理の各閾値補正動作の間の間隔期間はサンプリングトランジスタ１２５がオフしているので、ゲート・ソース間電圧Ｖgsが一定のままソース電位Ｖｓ_121が上昇する。 - 特許庁

The monitor unit includes an N-type MOSFET for leak current cancellation which adds a source-drain current to the drain of the monitor N-type MOSFET when a gate and a source of the N-type MOSFET for leak current cancellation have substantially equal potential.例文帳に追加

モニタ部は、リーク電流キャンセル用Ｎ型ＭＯＳＦＥＴを有し、そのゲートとソースが略同電位である際のソース−ドレイン間の電流をモニタ用Ｎ型ＭＯＳＦＥＴのドレインに加算する。 - 特許庁

The source voltage potential of the pull-up transistor is pulled up after a predetermined period from the rising time of a word line selection instruction signal, by providing a capacitor for coupling the source voltage potential and the gate voltage potential of a pull-up transistor.例文帳に追加

プルアップトランジスタのソース電位とゲート電位とをカップリングするコンデンサを設け、ワード線選択指令信号の立ち上り時点から所定時間後において当該プルアップトランジスタのソース電位を引き上げる。 - 特許庁

The source line driver drives the source line by a potential between the substrate bias potential of the cell transistor and the selection gate transistor and a ground potential during a writing operation.例文帳に追加

上記ソース線ドライバは、書き込み動作時に、上記ソース線を上記セルトランジスタと上記選択ゲートトランジスタの基板バイアス電位と接地電位との間の電位で駆動するように構成されている。 - 特許庁

The optical signal transmitter includes: a light source (101) including therein an optical gate; and an external modulator (102) for modulating the light from the light source with an electric signal including a data signal to be transmitted.例文帳に追加

光信号送信装置は、内部に光ゲートを有する光源（１０１）と、この光源からの光を、送信するデータ信号を含む電気信号によって変調する外部変調器（１０２）とを備える。 - 特許庁

Further, a band-like contact opening 108 is formed between the short sides of the gate electrode 106, and a p^+-type source electrode 100 and an n^+-type region 104 are brought into contact with a source electrode here.例文帳に追加

さらに，ゲート電極１０６の短辺同士の間に帯状のコンタクト開口１０８を設け，ここでｐ^+ソース領域１００やｎ^+ソース領域１０４がソース電極と接するようになっている。 - 特許庁

In the Pch MOS transistor PMT1, a source is connected with a high-potential side power supply Vdd, a gate is connected with the source, and a drain is connected with the side of the imaging section 40 (internal circuit) and the input terminal.例文帳に追加

Ｐｃｈ ＭＯＳトランジスタＰＭＴ１は、ソースが高電位側電源Ｖｄｄに接続され、ゲートがソースに接続され、ドレインが撮像部４０側（内部回路）と入力端子に接続される。 - 特許庁

Each first impurity diffusion region 20 (20A and 20B) of low concentration and of the same conductive layer as the source 26 and the drain 28 is provided on the lower side of a gate so as to adjoin the source 26 and the drain 28.例文帳に追加

またソース２６とドレイン２８と同一の導電層で且つ低濃度である第１不純物拡散領域２０をソース２６とドレイン２８にそれぞれ隣接するようゲート下方側に設ける。 - 特許庁

Since the source-drain potential of the FETs 101-104 is fixed, a bias voltage for turning the FETs 101-104 on can be applied stably between the gate-source of the FETs 101-104.例文帳に追加

ＦＥＴ１０１〜１０４のソース・ドレイン電位を固定することで、ＦＥＴ１０１〜１０４のゲート・ソース間に、ＦＥＴ１０１〜１０４をオンにするためのバイアス電圧を安定して印加することができる。 - 特許庁

Further, the semiconductor device includes a plurality of gate structures GT penetrating the base layer 4, and a plurality of conductive portions 8 penetrating the insulating film 5 and source layer 4 and electrically connected with the source layer 4 and base layer 3.例文帳に追加

さらに、ベース層４を貫通する複数のゲート構造ＧＴと、絶縁膜５およびソース層４を貫通し、ソース層４およびベース層３と電気的に接続する、複数の導電部８とを有する。 - 特許庁

The MOSFETs 4, 5 are connected in inverse series by connecting gate electrodes 4a, 5a and source electrodes 4b, 5b to both terminals of the light receiving element 3, respectively, and connecting the source electrodes 4b, 5b with each other.例文帳に追加

ＭＯＳＦＥＴ４，５は、ゲート電極４ａ，５ａ及びソース電極４ｂ，５ｂが各々受光素子３の両端に接続され且つソース電極４ｂ，５ｂ同士が接続されて逆直列接続される。 - 特許庁

To provide a method of manufacturing a semiconductor device having small contact resistance between a source electrode and a source region regarding a method of manufacturing a trench gate type semiconductor device having a trench contact structure.例文帳に追加

トレンチコンタクト構造を有するトレンチゲート型半導体装置の製造方法において、ソース電極とソース領域とのコンタクト抵抗が小さい半導体装置の製造方法を提供すること。 - 特許庁

When an ON-current flows in an output transistor QN1, a second transistor MN4a supplies a power source voltage supplied to a source of an output transistor QN1 to a back gate of a first transistor MN2.例文帳に追加

出力トランジスタＱＮ１にオン電流が流れている場合、第２トランジスタＭＮ４ａは、出力トランジスタＱＮ１のソースに供給された電源電圧を第１トランジスタＭＮ２のバックゲートに供給する。 - 特許庁

When an ON-control voltage is applied between a gate and a source of the MOS transistor Q7, a drain electric potential of the transistor Q7 rapidly approaches to the source electric potential and the transistor rapidly shifts to the ON-state.例文帳に追加

ＭＯＳトランジスタＱ７のゲート−ソース間にオン制御電圧が印加されたときには、当該トランジスタＱ７のドレイン電位がソース電位に急速に近づき、急速にオン状態に遷移する。 - 特許庁

The switching transistor Tr2 has its gate connected to a scan line WS, one of the drain and source connected to the source S of a drive transistor Trd, and the other connected to the common wiring CL.例文帳に追加

スイッチングトランジスタＴｒ２は、そのゲートが走査線ＷＳに接続し、ドレイン及びソースの一方がドライブトランジスタＴｒｄのソースＳに接続し、他方が共通配線ＣＬに接続している。 - 特許庁

The source of the FT_11 and the gate of the FT_12 are connected to an input terminal IN and the drain of the FT_11 to the drain of the FT_12 and the source of the FT_12 and the substrate 10 to a ground Vss.例文帳に追加

ＦＴ_１１のソース及びＦＴ_１２のゲートを入力端子ＩＮに、ＦＴ_１１のドレインをＦＴ_１２のドレインに、ＦＴ_１２のソース及び基板１０を接地点Ｖ_ＳＳにそれぞれ接続する。 - 特許庁

A stripping layer 3 is formed on a first support substrate 1, source/drain electrodes 5 are subjected to pattern formation on the surface of the stripping layer 3, and a gate insulating film 7 is formed while covering the source/drain electrodes 5.例文帳に追加

第１支持基板１上に剥離層３を形成し、次いで剥離層３の表面上にソース／ドレイン電極５をパターン形成した後、これを覆う状態でゲート絶縁膜７を形成する。 - 特許庁

The pixel electrode 3 is connected to a source/drain electrode of a a first thin film transistor 6, and gate electrode of the first thin film transistor 6 is connected to the source/drain electrode of a second thin film transistor 5.例文帳に追加

画素電極３は、第１の薄膜トランジスタ６のソース／ドレイン電極と接続し、第１の薄膜トランジスタ６のゲート電極は第２の薄膜トランジスタ５のソース／ドレイン電極と接続する。 - 特許庁

The divided source wiring layer is electrically connected via a conductive layer formed by the same process as for source and drain electrode layers on a gate insulating layer via an opening (contact hole).例文帳に追加

分断されたソース配線層は開口（コンタクトホール）を介してゲート絶縁層上にソース電極層及びドレイン電極層と同工程で形成された導電層を介して電気的に接続する。 - 特許庁

The source of the starting transistor Q6 is connected to the drain of the transistor Q3, and a transistor Q7 having the drain and the gate connected is connected between the source of the starting transistor Q6 and the drain of the transistor Q1.例文帳に追加

起動用トランジスタＱ６のソースはトランジスタＱ３のドレインに接続し、起動用トランジスタＱ６のソースとトランジスタＱ１のドレインとの間にドレイン、ゲート間が接続されたトランジスタＱ７を接続する。 - 特許庁

Concretely, a gate electrode G, a drain electrode D and a source electrode S of the FET 20 are connected to the control terminal 3, the drain-side input/output terminal 4 and the source-side input/output terminal 5, respectively.例文帳に追加

具体的には、ＦＥＴ２０のゲート電極Ｇ，ドレイン電極Ｄ及びソース電極Ｓを制御端子３，ドレイン側入出力端子４及びソース側入出力端子５にそれぞれ接続させた。 - 特許庁

A source electrode 36 is formed on the surface of a first interlayer insulating layer 61 covering the semiconductor layer 31 and the gate electrode 34 and conducts to a source region 31s via the contact hole CH1s.例文帳に追加

ソース電極３６は、半導体層３１およびゲート電極３４を覆う第１層間絶縁層６１の面上に形成されるとともにコンタクトホールＣＨ1sを介してソース領域３１ｓに導通する。 - 特許庁

Furthermore, a transistor for controlling the trench capacitor C is disposed on the island-like semiconductor structure and that transistor is provided with a first source/drain 123, a second source/drain 124 and a gate electrode G.例文帳に追加

この他、このトレンチキャパシタＣを制御するトランジスタが島状半導体構造上に設置されており、このトランジスタには第一ソース／ドレイン１２３、第二ソース／ドレイン１２４とゲート電極Ｇとが備わっている。 - 特許庁

To provide a semiconductor device which can suppress increase of parasitic capacity, occurring between the contact plugs of a source and a drain and a gate electrode, while reducing the area of source and drain regions, and to provide its manufacturing method.例文帳に追加

ソース・ドレイン領域の面積を縮小しつつ、ソース・ドレインのコンタクトプラグと、ゲート電極との間に生じる寄生容量の増大を抑制し得る半導体装置及びその製造方法を得る。 - 特許庁

In this case, the reference voltage at the reference voltage terminal 10 of a reference voltage source 9 is set at a value which is smaller than the sum of the specified voltage and the gate-source voltage of a transistor 13.例文帳に追加

ここで、基準電圧源９の基準電圧端子１０の基準電圧が、負荷１４が電圧変換した規定の電圧値とトランジスタ１３のゲート・ソース間電圧との和より小さく設定されている。 - 特許庁

A first power source supply terminal 41 of a controller 4 is connected to the node N1, a second power source supply terminal 42 is connected to the node N2, and an output terminal 43 is connected to a gate G of the FET 3.例文帳に追加

制御部４の第１の電源端子４１がノードＮ１に接続され、第２の電源端子４２がノードＮ２に接続され、出力端子４３がＦＥＴ３のゲートＧに接続される。 - 特許庁

To provide a method of manufacturing an SGT capable of obtaining a structure for reducing resistances of a source and a drain, a structure for reducing a parasitic capacitance, a desired gate length, desired configurations of the source and drain, and a desired diameter of a columnar semiconductor.例文帳に追加

ソース、ドレインの低抵抗化及び寄生容量の低減化のための構造、所望のゲート長、ソース、ドレイン形状、柱状半導体の直径が得られるSGTの製造方法を提供する。 - 特許庁

An N-type source region 12s, an N-type drain region 12d, a source side LDD region 7s and a drain side LDD region 7d are provided in the surface of a P-type well 2 and a gate electrode 5 is provided on the surface of a well 2.例文帳に追加

Ｐ型ウエル２の表面に、Ｎ型ソース領域１２ｓ、Ｎ型ドレイン領域１２ｄと、ソース側ＬＤＤ領域７ｓ、ドレイン側ＬＤＤ領域７ｄと、ゲート電極５を備える。 - 特許庁

To improve the current driving performance of a thin-film transistor by improving contact performance between source-drain electrodes and an oxide semiconductor thin-film layer, and to suppress generation of current rate limiting by suppressing resistance in a film thickness direction of the oxide semiconductor thin-film layer from the source-drain electrodes to a channel in a top gate type structure.例文帳に追加

ソース・ドレイン電極と酸化物半導体薄膜層のコンタクト性を向上させ、薄膜トランジスタの電流駆動能力を向上させることを解決課題とする。 - 特許庁

Furthermore, a source electrode 21 is connected to the source layer 17 and the contact layer 19, a drain electrode 22 is connected to the drain layer 18, and a gate electrode 23 is formed on the STI13 along the side surface 13a.例文帳に追加

更に、ソース電極２１をソース層１７及びコンタクト層１９に接続し、ドレイン電極２２をドレイン層１８に接続し、ＳＴＩ１３上に側面１３ａに沿ってゲート電極２３を設ける。 - 特許庁

The second thin film transistor has a gate electrically connected to an output node of a next contiguous circuit stage, and a drain and a source connected to the drain and the source of the first transistor respectively.例文帳に追加

第２薄膜トランジスタは、隣接する次の回路段の出力端に電気的に接続されたゲートと、それぞれ第１トランジスタのドレインとソースに電気的に接続されたドレインとソースを有する。 - 特許庁

Each gate of the N-channel MOS transistors (TRs) N_3, N_4 is respectively connected to the drain of the opposed MOS TR and each source is connected to ground via a different DC current source.例文帳に追加

前記Ｎ型のＭＯＳトランジスタＮ_3，Ｎ_4のゲートは互いに相手側のＭＯＳトランジスタのドレインに接続すると共にそのソースの各々はそれぞれ異なる直流電流源を介して接地する。 - 特許庁

Thus, current flows from the drain electrode 82 to the source electrode 81, the potential of the source electrode 81 becomes the same as the examining voltage, therefore the examining voltage is applied to the gate electrode 93 of the TFT 90.例文帳に追加

すると、ドレイン電極８２からソース電極８１に電流が流れ、ソース電極８１は検査電圧と同電位となるため、ＴＦＴ９０のゲート電極９３には、検査電圧が印加される。 - 特許庁

After sequentially the removal spacer and the insulating film are removed, shallow source/drain regions are formed on the semiconductor substrate on both sides of the gate pattern adjoining the deep source/drain regions of the transistor part.例文帳に追加

前記除去スペーサ及び絶縁膜を順次に除去した後、前記トランジスタ部の深いソース／ドレーン領域に隣接して前記ゲートパターンの両側の半導体基板に浅いソース／ドレーン領域を形成する。 - 特許庁

Each of the stages of the driving circuit includes: a first transistor having a source electrode connected to an output terminal to output the driving signal; and a capacitor defined between a gate electrode and the source electrode of the first transistor.例文帳に追加

駆動回路の各ステージは前記駆動信号を出力する出力端子に連結された第１キャパシターと、及び１トランジスタのゲート電極とソース電極との間に形成されたキャパシターを含む。 - 特許庁