「gate source」に関連した英語例文の一覧と使い方(32ページ目) - Weblio英語例文検索

For example, the gate voltage of the first PchMOSFET 4 is clamped with a clamp voltage, so that the gate-source voltage of the first PchMOSFET 4 is a preset voltage.例文帳に追加

例えば、第１ＰｃｈＭＯＳＦＥＴ４のゲート電圧をクランプ電圧にてクランプすることにより、第１ＰｃｈＭＯＳＦＥＴ４のゲート−ソース間の電圧が予め設定しておいた電圧となるようにする。 - 特許庁

A field effect transistor has source and drain regions 26, 28, a channel region 24 between them, an isolating region 22 in a substrate, and a gate 30 including gate dopant on the channel region.例文帳に追加

電界効果トランジスタは、ソース及びドレイン領域２６、２８と、ソース及びドレイン領域間のチャネル領域２４と、基板内の分離領域２２と、チャネル領域上のゲート・ドーパントを含むゲート３０とを含む。 - 特許庁

A gate electrode 9 is formed through the intermediary of a gate insulating film 8 on a part interposed between the n-type source region 6 and the n-type drain region 4 in the p-type well region 5.例文帳に追加

ｐ形ウェル領域５においてｎ形ソース領域６とｎ形ドレイン領域４との間に介在する部位の上には、ゲート絶縁膜８を介してゲート電極９が形成される。 - 特許庁

A gate insulating film 103 made of the non-conductive charge trap layer, and a memory cell region having a memory cell made of a gate electrode and source/drain diffusion layers are formed on a semiconductor substrate 101.例文帳に追加

半導体基板１０１に、非導電性電荷トラップ層からなるゲート絶縁膜１０３、ゲート電極およびソース・ドレイン拡散層とからなるメモリセルを有するメモリセル領域を形成する。 - 特許庁

A first insulating layer, a semiconductor layer, and an ohmic contact layer formed on a source region and on a drain region of the semiconductor layer and exposing a channel are successively formed on a gate line and a gate electrode.例文帳に追加

ゲートラインとゲート電極に第一の絶縁層と、半導体層と、半導体層のソース領域とドレイン領域に形成され、チャネルを露出させるオーミック接触層と、が順次形成される。 - 特許庁

An additional resistor R is connected between a source electrode and a gate electrode of the 3rd MOS TR 6 and an additional capacitor C is connected between a drain electrode and the gate electrode of the 3rd MOS TR 6.例文帳に追加

この第３のＭＯＳトランジスタの前記ソース電極およびゲート電極間には付加抵抗が接続され、前記ドレイン電極およびゲート電極間には付加容量が接続されている。 - 特許庁

A source-drain diffusion region 4 and a channel region 3 are formed on a polysilicon thin film formed on a substrate 1 such as a glass, and a gate electrode 6 is further formed via a gate insulating film 5.例文帳に追加

ガラス等の基板１上に形成されたポリシリコン薄膜にソースドレイン拡散層４とチャネル領域３が形成され、更に、ゲート絶縁膜５を介してゲート電極６が形成されている。 - 特許庁

A gate electrode 11b of a TFT 19 is connected with an upper side gate bus line 11a of a pixel area, and a display electrode 16a is connected with a source electrode 16c of the TFT 19.例文帳に追加

ＴＦＴ１９のゲート電極１１ｂは画素領域の上側のゲートバスライン１１ａに接続されており、表示電極１６ａはＴＦＴ１９のソース電極１６ｃに接続されている。 - 特許庁

The first transistor T1 receives a first clock signal V1 through its gate and has a source which serves as the output terminal C of the first inverter I1, and the second transistor A2 receives a second clock signal V2 through its gate.例文帳に追加

第１のトランジスタＴ１は、ゲートが第１のクロック信号Ｖ１を受け、ソースが第１のインバータＩ１の出力端子Ｃとなり、第２のトランジスタＡ２のゲートは第２のクロック信号Ｖ２を受ける。 - 特許庁

A delay scheme which delays turn-on of a source-drain circuit of a driver for a short time after turn-on of a gate of a driver transistor, allows the gate capacitance of the driver transistor to provide an extra boost.例文帳に追加

ドライバトランジスタのゲートのターンオン後に短時間に亘ってドライバのソース−ドレイン回路のターンオンを遅延させる遅延系は、ドライバトランジスタのゲート容量によって補助的なブーストが得られるようにさせる。 - 特許庁

In a delay system for delaying turning-on of the source drain circuit of a driver for a short time after turning on of the gate of a driver transistor, auxiliary boosting is obtained by the gate capacitance of the driver transistor.例文帳に追加

ドライバトランジスタのゲートのターンオン後に短時間に亘ってドライバのソース−ドレイン回路のターンオンを遅延させる遅延系は、ドライバトランジスタのゲート容量によって補助的なブーストが得られるようにさせる。 - 特許庁

A source line which is positioned so as to contact to the channel film, extended in the direction crossing the gate electrode, and both ends of which are arranged in one edge of the gate electrode positioned in the lower part, is provided.例文帳に追加

前記チャンネル膜と接するように位置し、前記ゲート電極を横切る方向に延長され、両側は下部に位置するゲート電極の一側の縁内に配置するソースラインが具備される。 - 特許庁

This spin transistor includes: a gate electrode 13 formed on a semiconductor substrate 11; and a source electrode and a drain electrode formed in grooves formed on the semiconductor substrate 11 on both sides of the gate electrode 13.例文帳に追加

半導体基板１１上に形成されたゲート電極１３と、ゲート電極１３の両側の半導体基板１１に設けられた溝に形成されたソース電極及びドレイン電極を備える。 - 特許庁

A distance L between the gate electrode 2b and another gate electrode 2e is larger than the distance between the electrodes 2a and 2b, and an n+ source region 33b is formed in this region in a self-aligned manner.例文帳に追加

ゲート電極２ｂと他のゲート電極２ｅとの間隔Ｌは、ゲート電極２ａ、２ｂ間の間隔よりも大きく、この領域に自己整合的にｎ^+ソース領域３３ｂが形成されている。 - 特許庁

The thin film transistor includes: a gate electrode and the channel layer which are formed sandwiching a gate insulation layer; and a source electrode and a drain electrode which make contact with the both ends of the channel layer respectively.例文帳に追加

薄膜トランジスタは、ゲート絶縁層を挟んで形成されたゲート電極及びこのチャンネル層と、このチャンネル層の両端にそれぞれ接触するソース電極及びドレイン電極と、を備える。 - 特許庁

A gate electrode 18a of a TFT, a gate insulation film 13, silicon films 14 and 16, a drain electrode 18b of a TFT, a source electrode 18c and a reflective electrode 19 are formed on a glass substrate 11.例文帳に追加

ガラス基板１１上に、ＴＦＴのゲート電極１８ａ、ゲート絶縁膜１３、シリコン膜１４，１６、ＴＦＴのドレイン電極１８ｂ、ソース電極１８ｃ及び反射電極１９を形成する。 - 特許庁

This composite can be used for forming an organic semiconductor layer 30 of a thin-film transistor 1 having a gate electrode 50, a gate insulation layer 40, a source electrode 20a, a drain electrode 20b, and the organic semiconductor layer 30.例文帳に追加

この組成物は、ゲート電極50、ゲート絶縁層40、ソース電極20a、ドレイン電極20bおよび有機半導体層30を有する薄膜トランジスタ１の有機半導体層30を形成するのに用いることができる。 - 特許庁

Thereafter, to obtain a desired threshold voltage, a positive charge is injected into the gate oxide film 3 by applying a given high voltage between the source-drain diffusion regions 6 and the gate electrode 4 via the contact plugs 8.例文帳に追加

その後、所望の閾値電圧となるよう、コンタクトプラグ８を介してソース・ドレイン拡散領域６とゲート電極４の間に所定の高電圧を印加してゲート酸化膜３内に正電荷を注入する。 - 特許庁

The semiconductor device has a gate electrode 10 on a substrate 50, and a source diffusion layer 30 and a drain diffusion layer 30 which are adjacent each via an insulation film 20 in the gate electrode 10.例文帳に追加

半導体装置は、基板５０上に、ゲート電極１０と、ゲート電極１０に絶縁膜２０を介して夫々隣接するソース拡散層３０及びドレイン拡散層３０とを備えている。 - 特許庁

While the light emitting element 14 is OFF, the threshold voltage between the gate and the drain electrodes is detected by supplying the same voltage to a gate and a source of the driver element, and stored in the static capacitor 13.例文帳に追加

発光素子１４がオフの状態で、ドライバー素子のゲートとソースに同一の電圧を供給してゲート・ドレイン電極間の閾値電圧を検出し、これを静電容量１３に蓄える。 - 特許庁

Ions are implanted with a dammy gate electrode formed right on a channel formation region of a semiconductor substrate 1 as a mask to form a source and drain region 5 self-alignedly against the dummy gate electrode.例文帳に追加

半導体基板１のチャネル形成領域直上に形成したダミーゲート電極４ａをマスクにイオン注入し、ダミーゲート電極に対して自己整合的にソース・ドレイン領域５を形成する。 - 特許庁

A nitride semiconductor device 111 comprises: a semiconductor layer 30 containing a nitride semiconductor; a source electrode 40; a drain electrode 50; a first gate electrode 10; and a second gate electrode 20.例文帳に追加

窒化物半導体を含む半導体層３０と、ソース電極４０と、ドレイ電極５０と、第１ゲート電極１０と、第２ゲート電極２０と、を備えた窒化物半導体装置１１１が提供される。 - 特許庁

Further, a distance is 10-40 nm between the interface between the gate insulating layer and the organic semiconductor layer and the interface among the gate insulating layer, the source electrode, and the drain electrode.例文帳に追加

さらに、前記ゲート絶縁層と前記有機半導体層の界面と、前記ゲート絶縁層と前記ソース電極ならびにドレイン電極の界面との距離が１０〜４０ｎｍであることを特徴とする。 - 特許庁

A source region is formed in the semiconductor substrate in alignment with one sidewall of the gate stack, and a drain region is formed in the semiconductor substrate in alignment with the other sidewall of the gate stack.例文帳に追加

前記ゲートスタックの一側壁にアラインされて、前記半導体基板にソース領域が形成されており、前記ゲートスタックの他側壁にアラインされて、前記半導体基板にドレイン領域が形成されている。 - 特許庁

To make substantial variations small for parasitic capacitance between a gate electrode and a source electrode and not to generate substantial variations in the parasitic capacitance between a gate wire and a pixel electrode.例文帳に追加

ゲート電極とソース電極との間の実質的な寄生容量のばらつきを小さくし、またゲート線と画素電極との間の実質的な寄生容量にばらつきが生じないようにする。 - 特許庁

The sampling circuit comprises a thin-film transistor and has a gate electrode (72) in common, and an image signal line electrically connected with source and drain contains a superposition part with the gate electrode.例文帳に追加

サンプリング回路は、薄膜トランジスタから構成されると共に、ゲート電極（７２）を共用で有し、ソース又はドレインに電気的に接続されている画像信号線は、ゲート電極と重畳部分を含む。 - 特許庁

The smaller one of one edge of a gate electrode which overlaps a source electrode or the other edge of the gate electrode which overlaps with a drain electrode is covered with an amorphous silicon film becoming to a channel.例文帳に追加

ソース電極をオーバーラップする、ゲート電極の一方のエッジ部分あるいは、ドレイン電極とオーバーラップする、ゲート電極の他方のエッジ部分の小さい方を、チャネル部となるアモルファスシリコン膜で覆う。 - 特許庁

A semiconductor layer 1 underlying the drain electrode 2 is included in the gate line 4 and the end face of the source electrode 3 does not intersect the end face of the semiconductor layer 1 on the gate line.例文帳に追加

そしてドレイン電極２の下に位置する半導体層１がゲート配線４に内包されるとともに、ソース電極３の端面と半導体層１の端面とがゲート配線上で交わっていない。 - 特許庁

After forming a gate electrode 103 on a silicon substrate 100, impurity diffusion layers 109 to be source- drain regions are formed on both sides of the gate electrode 103 on the silicon substrate 100.例文帳に追加

シリコン基板１００上にゲート電極１０３を形成した後、シリコン基板１００におけるゲート電極１０３の両側にソース・ドレイン領域となる不純物拡散層１０９を形成する。 - 特許庁

The clock signal Clk is supplied to the gate electrode of the TFT 44; the select signal Sel-n is supplied to the source electrode of the TFT; and the drain electrode is connected to the gate electrode of the TFT 42.例文帳に追加

ＴＦＴ４４のゲート電極には、クロック信号Ｃlkが供給され、ソース電極には、セレクト信号Ｓel-nが供給され、そのドレイン電極は、ＴＦＴ４２のゲート電極に接続されている。 - 特許庁

A semiconductor substrate 30 between the source region 40 and the drain region 50 is selectively removed, and a recess for a gate electrode is formed, and the recess for the gate electrode is formed in the recess.例文帳に追加

ソース領域４０とドレイン領域５０との間の半導体基板３０は選択的に除去されゲート電極用の凹部が形成され、当該凹部にゲート電極用の凹部が形成されている。 - 特許庁

Also source and drain regions (126a and 126b) are formed along the external boundaries of the floating gate electrodes (124a and 124b) so as to implant electric charges into two floating gate electrodes independently.例文帳に追加

また、フローティングゲート電極（１２２）の外側境界に合わせてソース、ドレイン領域（１２６ａ，１２６ｂ）を形成し、２つのフローティングゲート電極にそれぞれ別個に電荷を注入できるように構成した。 - 特許庁

The ferroelectric gate region can be selectively polarized, depending on the potential supplied between the gate electrode and at least one of first and second drain/source electrode.例文帳に追加

強誘電体ゲート領域は、ゲート電極と第１および第２のドレーン／ソース電極のうちの少なくとも一方との間に供給される電位に応じて選択的に分極することができる。 - 特許庁

Thus, since a step difference h2 between the gate electrode 10 and an N+-type source layer 11 and between the gate electrode 10 and an N+-type drain layer 12 becomes smaller than that of the conventional example, flatness of an interlayer insulating film 13 is improved.例文帳に追加

これにより、ゲート電極１０とＮ＋ソース層１１、Ｎ＋ドレイン層１２との段差ｈ２は従来例のものに比べて小さくなるので、層間絶縁膜１３の平坦性が改善される。 - 特許庁

A transistor includes: a gate electrode layer provided over a substrate; a gate insulating film provided over the gate electrode layer; a semiconductor layer which is provided over the gate insulating film and which overlaps the gate electrode layer; a carbide layer provided over and in contact with a surface of the semiconductor layer; and a source electrode layer and a drain electrode layer which are electrically connected to the semiconductor layer.例文帳に追加

基板上に設けられたゲート電極層と、ゲート電極層上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられ、かつゲート電極層と重なる半導体層と、半導体層の表面上に接して設けられた炭化物層と、半導体層と電気的に接続されたソース電極層及びドレイン電極層と、を有するトランジスタを提供する。 - 特許庁

The transistor as the memory element has a first gate electrode, a second gate electrode, a semiconductor film located between the first and second gate electrodes, a first insulating film located between the first gate electrode and the semiconductor film, a second insulating film located between the second gate electrode and the semiconductor film, and source and drain electrodes contacted with the semiconductor film.例文帳に追加

また、記憶素子として用いるトランジスタは、第１のゲート電極と、第２のゲート電極と、第１のゲート電極と第２のゲート電極の間に位置する半導体膜と、第１のゲート電極と半導体膜の間に位置する第１の絶縁膜と、第２のゲート電極と半導体膜の間に位置する第２の絶縁膜と、半導体膜に接するソース電極及びドレイン電極と、を有する。 - 特許庁

On an insulating substrate, a gate line 121, a data line 171 intersecting the gate line, a pixel electrode 190 formed in each pixel area that the gate line and data line intersect each other to define, and a thin film transistor having a gate electrode 124, a source electrode 173, and a drain electrode connected to the gate line, data line, and pixel electrode are formed.例文帳に追加

絶縁基板上に、ゲート線１２１、ゲート線と絶縁されて交差しているデータ線１７１、ゲート線及びデータ線が交差して画定する各画素領域に形成されている画素電極１９０、並びに、ゲート線、データ線、及び画素電極にゲート電極１２４、ソース電極１７３、ドレイン電極１７５が接続されている薄膜トランジスタが形成されている。 - 特許庁

Next, after a channel 4 and a gate insulating film 5 are sequentially formed respectively in the desired thickness on the insulating layer 6 and source-drain material film 12 within the aperture 13, a gate material film 14 is formed on the gate insulating film 5 to fill the inside of the aperture 13.例文帳に追加

次いで、開口部１３内の絶縁層６およびソース・ドレイン材料膜１２上に、所望の膜厚のチャネル４およびゲート絶縁膜５を順に形成した後、ゲート絶縁膜５上であって開口部１３内を埋め込むゲート材料膜１４を形成する。 - 特許庁

On the top and side surfaces of a body region 32 of the silicon layer 14 which is obtained by removing source and drain regions from the silicon layer 14, a gate insulation film 36 is formed, and a gate electrode 40 is so formed as to cover the gate insulation film 36.例文帳に追加

シリコン層１４の領域であってソース領域およびドレイン領域を除いた領域であるボディー領域３２の上面および側面には、ゲート絶縁膜３６が形成されており、そのゲート絶縁膜３６を覆ってゲート電極４０が形成されている。 - 特許庁

When the emission current reaches the set value, the switch 70 grounds the cold cathode 35 through the resistance 51 and the gate voltage of the gate power source 41 is so controlled by the gate voltage control circuit 60 so that the emission current is held at the set value.例文帳に追加

そして、エミッション電流が設定値に達したときには、切替器７０により冷陰極３５が抵抗５１を介さずに接地され、エミッション電流が設定値に保持されるようにゲート電源４１のゲート電圧がゲート電圧制御回路６０により制御される。 - 特許庁

Here, in a raised portion CV of the rugged face, a gate insulating film 111z is formed so as to coat the same face with surfaces of a pair of source and drain regions 112s and 112d, and the gate electrode 111g is formed on an upper face of the gate insulating film 111z.例文帳に追加

ここでは、凹凸面のうち凸部ＣＶでは、一対のソース・ドレイン領域１１２ｓ，１１２ｄの表面と同一の面を覆うようにゲート絶縁膜１１１ｚを形成し、そのゲート絶縁膜１１１ｚの上面にゲート電極１１１ｇを設ける。 - 特許庁

A gate selection control circuit 60, based on the temperature data received from thermistors 31, 32 to 3n, detects a FET of low temperature, and allows a gate bias voltage of the FET to be controlled so that more power source current flows the FET through a gate selection circuit 50.例文帳に追加

ゲート選択制御回路60は、サーミスタ31,32,〜,3nから受け取った温度データに基づき、温度の低いＦＥＴを検出し、ゲート選択回路50を介してそのＦＥＴにより多くの電源電流が流れるように、そのＦＥＴのゲートバイアス電圧を調節させる。 - 特許庁

The trench gate type semiconductor device is provided with a gate electrode 18 embedded in a trench 14 formed on an Si substrate 12 via a gate insulating film 16, and source/drain diffusing layers 20 formed on the surface region of the substrate 12 beside the trench 14.例文帳に追加

本トレンチゲート型半導体装置は、Ｓｉ基板１２に形成したトレンチ１４内にゲート絶縁膜１６を介して埋め込んだゲート電極１８と、トレンチ１４の側方のＳｉ基板１２表面領域に形成したソース／ドレイン拡散層２０とを備えている。 - 特許庁

Side walls 5 are formed on the gate insulating film 3 and the side faces of the gate electrode 4, and the source electrode 6 and drain electrode 7 of a P^+ type diffusion layer, to which impurity ions are injected, are formed to the silicon substrate 1 on both sides of the gate electrode 4.例文帳に追加

ゲート絶縁膜３及びゲート電極４の側面にはサイドウォール５が形成され、ゲート電極４の両側のｎ型シリコン基板１には、不純物イオンが注入されｐ＋型拡散層のソース電極６とドレイン電極７とが形成される。 - 特許庁

A gate insulating film 38 and a gate electrode 39 are formed on an upper silicon pattern 25a, and a source 36 and a drain area 37 and a channel area between them are formed on the upper silicon pattern 25a with the gate electrode 39 as a center.例文帳に追加

上部シリコンパターン２５ａ上にはゲート絶縁膜３８及びゲート電極３９が形成されており、ゲート電極３９を中心として上部シリコンパターン２５ａにはソース３６及びドレイン領域３７とその間のチャンネル領域が形成されている。 - 特許庁