「gate source」に関連した英語例文の一覧と使い方(18ページ目) - Weblio英語例文検索

In an equivalent circuit, a plurality of transistors common in the gate are connected in series, and a source 10s of a pixel selection transistor 10 is connected to the common gate.例文帳に追加

等価回路でみると、ゲートが共通の複数のトランジスタが直列接続され、この共通ゲートに画素選択用トランジスタ１０のソース１０ｓが接続されている。 - 特許庁

A wavy gate area 205 is formed including the wavy part 202 to increase channel width by the well areas 103, source areas 104, and gate area 205.例文帳に追加

この波形部分２０２を含めて波形のゲート領域２０５を形成し、ウェル領域１０３、ソース領域１０４、およびゲート領域２０５とによりチャネル幅を増加させる。 - 特許庁

When the data are written into a memory cell MM00, a voltage of 8V level is applied to a memory gate line MG0, a voltage of 5V level is applied to a source line SL0, a voltage of 1.5V level is applied to a selection gate line CG0 respectively.例文帳に追加

メモリセルＭＭ００にデータを書き込む際、メモリゲート線ＭＧ０に８Ｖ程度、ソース線ＳＬ０に５Ｖ程度、選択ゲート線ＣＧ０に１．５Ｖ程度を印加する。 - 特許庁

In the manufacturing method, the gate of an MOSFET is so formed as to bury it in a semiconductor substrate Si sub, and the source and drain of the MOSFET are so formed as to position them respectively on both the side surfaces of the electrode of its gate.例文帳に追加

ＭＯＳＦＥＴのゲートを、半導体基板Ｓi subに埋め込むように形成し、そのゲート電極の両側面に位置するようにソース及びドレインを形成する。 - 特許庁

A gate tip portion connects gate fingers which are adjacent to one another, with the source ohmic contacting portion being interposed therebetween to one another, at ends on the side where the drain connecting portion is disposed.例文帳に追加

ゲート先端連結部が、ソースオーミック接触部を挟んで隣り合う２つのゲートフィンガ同士を、ドレイン連結部が配置された側の端部において接続する。 - 特許庁

To provide an optical fiber gate opening sensor capable of being remotely monitored with high reliability and eliminating a power source, a mounting method therefor and an optical fiber gate opening monitoring device.例文帳に追加

信頼性が高く、電源が不要で遠隔監視が可能な光ファイバゲート開度センサ及びその実装方法並びに光ファイバゲート開度監視装置を提供する。 - 特許庁

Thus, the voltage between the gate and source of the NMOSes 31 and 32 of the output part 30 becomes large and the large output current is made to flow, even when a gate width is narrow.例文帳に追加

これにより、出力部３０のＮＭＯＳ３１，３２のゲート・ソース間電圧が大きくなり、ゲート幅が狭くても大きな出力電流を流すことが可能になる。 - 特許庁

The thin-film transistor uses an inversely staggered structure with a gate electrode 11, a gate insulating film 12, a channel region, and source/drain electrodes 15a, 15b formed on top of a glass substrate 10.例文帳に追加

ガラス基板１０上にゲート電極１１、ゲート絶縁膜１２、チャネル領域、ソース・ドレイン電極１５ａ，１５ｂを形成した逆スタガ構造の薄膜トランジスタである。 - 特許庁

The gate-controlled rectifier includes a line voltage polarity detection circuit, a constant-voltage source, a drive circuit, and a gate control transistor.例文帳に追加

本発明は、ゲート制御整流器を提供し、ゲート制御整流器は、線間電圧極性検出回路、定電圧源、駆動回路、および、ゲート制御トランジスタ、からなる。 - 特許庁

When the gate closes, an output pulse 150 generated from a drive pulse source 2 is applied to a piezoelectric 41 and the potential thereof is sustained so long as the gate 31 is open.例文帳に追加

ゲート３１が閉じると駆動パルス源２で生成された出力パルス１５０がピエゾ４１に印加され、ゲート３１が開いている間はピエゾ４１が電位を保持する。 - 特許庁

Since a MOSFET 40 is turned on by this voltage, gate current Ig is generated at the IGBT 10 via the MOSFET 40 from a gate power source Vcc.例文帳に追加

この電圧によって、ＭＯＳＦＥＴ４０がオンとなるから、ゲート電源ＶｃｃからＭＯＳＦＥＴ４０を経由してＩＧＢＴ１０にゲート電流Ｉｇが発生する。 - 特許庁

On the semiconductor substrate 1, a gate insulating film 7, a gate electrode film 8, and an insulating film 10 are laminated overlappingly between the source and the drain of the N-channel MISFET.例文帳に追加

半導体基板１上に、Ｎｃｈ ＭＩＳＦＥＴのソースとドレインの間にオーバラップしてゲート絶縁膜７、ゲート電極膜８、及び絶縁膜１０が積層形成される。 - 特許庁

To provide an organic thin-film transistor having glue layers in portions corresponding to source/drain electrodes and a gate electrode in a gate insulating film, and to provide a manufacturing method of the transistor.例文帳に追加

ゲート絶縁膜のうち、ソース・ドレイン電極及びゲート電極に対応する部分にグルー層を備えた有機薄膜トランジスタ及びその製造方法を提供する。 - 特許庁

An IGBT 11, which uses a signal-crystal silicon substrate as an active region has a gate electrode connected to a control signal source PG via a gate driver 13.例文帳に追加

単結晶シリコン基板を活性領域として用いるＩＧＢＴ１１は、ゲートドライバ１３を介して制御信号源ＰＧに接続されたゲート電極を有する。 - 特許庁

The source region 8 and the drain region 9 do not overlap with the gate electrode 5, and are formed away from the end part of the gate electrode 5 by several μm or more (3 μm, for instance).例文帳に追加

ソース領域８及びドレイン領域９はゲート電極５とオーバーラップせず、ゲート電極５の端部から数μｍ以上（例えば、３μｍ）離間して形成されている。 - 特許庁

To provide a semiconductor device, in which a gate electrode is fully shielded from a drain electrode, while increase of the parasitic capacity between source and gate is suppressed.例文帳に追加

ソース／ゲート間の寄生容量の増大を抑制しつつ、ゲート電極をドレイン電極から十分シールドすることが可能な半導体装置を提供することである。 - 特許庁

A gate contact hole 13 and a source contact hole 15 used to contact with the gate electrode 8 and the body contact region 10 are simultaneously formed by etching, respectively.例文帳に追加

そして、エッチングにより、ゲート電極８およびボディコンタクト領域１０それぞれとのコンタクトのための、ゲートコンタクトホール１３およびソースコンタクトホール１５を同時に形成する。 - 特許庁

Subsequently, variation in the gate voltage of the MOS transistor is reduced by bringing the signal ϕVSP to Vh during time t2 thereby decreasing the gate-source voltage of the MOS transistor.例文帳に追加

その後、時間ｔ２の間、信号φＶＰＳをＶｈとすることで、ＭＯＳトランジスタのゲート・ソース間電圧を小さくして、ＭＯＳトランジスタのゲート電圧の変化を小さくする。 - 特許庁

In order to eliminate leakage current between the gate and source at standby, the gate insulating film of a transistor surrounded with a circle is formed thick in inverters IV1-IV5.例文帳に追加

待機時にゲート−ソース間リーク電流を削減するためにインバータＩＶ１〜ＩＶ５において丸で囲んだ側のトランジスタのゲート絶縁膜厚を厚く形成する。 - 特許庁

A field effect transistor is provided with a gate insulating film 2 formed on a semiconductor substrate 1, a gate electrode 3, and a pair of source/drain diffusion regions 13a and 13b.例文帳に追加

半導体基板１上にゲート絶縁膜２と、ゲート電極３と、一対のソース／ドレイン拡散領域１３ａ，１３ｂとを有する電界効果トランジスタを備える。 - 特許庁

The field-effect transistor (FET) comprises a source electrode, a drain electrode, a gate electrode, a gate dielectric, and a semiconductor layer which functions as an active channel of a transistor.例文帳に追加

電界効果トランジスタ（ＦＥＴ）は、ソース電極と、ドレイン電極と、ゲート電極と、ゲート誘電体と、トランジスタの能動チャネルとして機能する半導体層と、を含んでいる。 - 特許庁

Moreover, this transistor is additionally provided with a gate electrode 80 formed on the barrier layer 50 and source/drain electrodes 70 formed on the barrier layer 50 to hold the gate electrode 80.例文帳に追加

そして、バリア層５０上に形成されたゲート電極８０と、バリア層５０上に、ゲート電極８０を挟んで形成されたソース／ドレイン電極７０とを備える。 - 特許庁

A plurality of gate electrodes 12 are arranged in parallel so that source regions 11S and drain regions 11D are formed on a substrate on both sides of the gate electrodes 12.例文帳に追加

複数のゲート電極１２が平行に配列され、ゲート電極１２の両側の半導体基板にはソース領域１１Ｓ及びドレイン領域１１Ｄが形成されている。 - 特許庁

Moreover, a gate electrode 22 and a source electrode 32, and the gate electrode 22 and a drain electrode 33 are short-circuited by irradiating respective superposition parts with the YAG laser beam.例文帳に追加

また、ゲート電極とソース電極３２とを、及び、ゲート電極とドレイン電極３３とを、それぞれの重畳部にＹＡＧレーザー光を照射することにより短絡する。 - 特許庁

Almost equal voltage is applied to both of the source and the drain as test voltage for extracting the electric charges held in the gate from the floating gate.例文帳に追加

そのために、前記フローティングゲートから該ゲートに保持された前記電荷を引き抜くためのテスト電圧として、前記ソースおよび前記ドレインの両者にほぼ均等な電圧を印加する。 - 特許庁

The semiconductor device is provided with a gate electrode 1, gate insulation film 2, sidewall insulation film 3, source region 4, drain region 5, air gap 6, silicide 7 and semiconductor 8.例文帳に追加

半導体装置はゲート電極１、ゲート絶縁膜２、サイドウォール絶縁膜３、ソース領域４、ドレイン領域５、エアギャップ６、シリサイド７、半導体８を備えている。 - 特許庁

On the electron supply layer, a protection film (35) is formed which covers a region between the source electrode and the gate electrode as well as a region between the drain electrode and the gate electrode.例文帳に追加

電子供給層の上に、ソース電極とゲート電極との間の領域、及びドレイン電極とゲート電極との間の領域を覆う保護膜(35)が形成されている。 - 特許庁

Then a gate insulating film 4, a gate electrode 5, an inter-layer insulating film 6, and source and drain electrodes 7 and 8 are formed on the polished polysilicon film and undercoat film.例文帳に追加

そして、研磨されたポリシリコン膜およびアンダーコート膜上にゲート絶縁膜４、ゲート電極５、層間絶縁膜６、ソースおよびドレイン電極７，８を形成する。 - 特許庁

When the potential difference between the source electrode 40 and the first gate electrode 10 is 0 V, the portion of the semiconductor layer 30 opposite to the first gate electrode is conducted.例文帳に追加

ソース電極４０と第１ゲート電極１０との間の電位差が０ボルトのときに、半導体層３０のうちの第１ゲート電極に対向する部分は導通する。 - 特許庁

Resistance elements (23, 24) are inserted into wiring connecting each of the gate electrodes and source electrodes of a switching elements (18) arranged in parallel to a gate driving circuit.例文帳に追加

並列に配置されるスイッチング素子（１８）のゲート電極およびソース電極各々とゲート駆動回路とを接続する配線に抵抗素子（２３，２４）をそれぞれ介挿する。 - 特許庁

A first spacer layer 26 is formed between the source and the gate above the active region, and a second spacer layer 28 is formed between the drain and the gate above the active region.例文帳に追加

第１のスペーサ層２６が、活性領域の上方でソースとゲートの間にあり、第２のスペーサ層２８が、活性領域の上方でドレインとゲートの間にある。 - 特許庁

The silicon nitride film 16 is thick near the gate electrode 3 and thin near the source/drain regions 9, so that an extension 18 is formed crawling less under the gate electrode 3.例文帳に追加

シリコン窒化膜１６はゲート電極３の近傍では厚く、ソース／ドレイン９の近傍では薄いので、ゲート電極３への潜り込みが小さなエクステンション１８が形成される。 - 特許庁

A gate electrode 5 is formed on the gate insulation film or the organic matter electrode 4, and a source electrode 6 and a drain electrode 7 are formed on a donor-doped section 3a each.例文帳に追加

ゲート絶縁膜又は有機物電極４上にはゲート電極５が、ドナードープ部３ａ上には各々ソース電極６、ドレイン電極７が形成されている。 - 特許庁

The semiconductor element includes an epitaxial layer EP, a back gate region BG, a source region SR, a drain region DR, a gate electrode GE, an impurity region IM1.例文帳に追加

半導体素子は、エピタキシャル層ＥＰとバックゲート領域ＢＧとソース領域ＳＲとドレイン領域ＤＲとゲート電極ＧＥと不純物領域ＩＭ１とを含む。 - 特許庁

A gate insulating film 5, gate electrodes 6a, 6b, a source/drain n^+-type semiconductor region 7b, and a p^+-type semiconductor region 8b are formed on a semiconductor substrate 1.例文帳に追加

半導体基板１にゲート絶縁膜５、ゲート電極６ａ，６ｂ、ソース・ドレイン用のｎ^＋型半導体領域７ｂおよびｐ^＋型半導体領域８ｂを形成する。 - 特許庁

A gate electrode comprising a gate insulation film and polycrystal silicon is formed onto a semiconductor substrate, and semiconductor regions as a source and a drain are formed by ion implantation.例文帳に追加

半導体基板上にゲート絶縁膜および多結晶シリコンからなるゲート電極を形成し、イオン注入によりソース・ドレインとしての半導体領域を形成する。 - 特許庁

Gate electrodes 7 are formed in the layer 5 through a gate oxide film 6, and a source electrode 9 is formed so as to contact the layer 5 between the trenches 4.例文帳に追加

トレンチ５内にゲート酸化膜６を介してゲート電極７が、また、トレンチ４間において多重層５の上に接するようにソース電極９が形成されている。 - 特許庁

Of the transistor T1, a gate is connected to a writing line WSL1, a drain is connected to a signal line DTL1, and a source is connected to a gate of the transistor T3.例文帳に追加

トランジスタＴ１において、ゲートが書込線ＷＳＬ１に接続され、ドレインが信号線ＤＴＬ１に接続され、ソースがトランジスタＴ３のゲートに接続されている。 - 特許庁

Thus, a gate-source voltage of NMOS transistors 31, 32 of the output section 30 is increased and the operational amplifier can supply a large output current in spite of a narrow gate width.例文帳に追加

これにより、出力部３０のＮＭＯＳ３１，３２のゲート・ソース間電圧が大きくなり、ゲート幅が狭くても大きな出力電流を流すことが可能になる。 - 特許庁

A voltage Va applied across the resistance 18 is determined univocally by the gate-source voltage of the transistor 13.例文帳に追加

トランジスタ１３のゲート・ソース間電圧により抵抗１８の両端にかかる電圧Ｖａが一義的に定まる。 - 特許庁

A source of the NMOS transistor 64 is connected to a ground potential section GND, its gate receives the clock signal.例文帳に追加

ＮＭＯＳトランジスタ６４のソースは接地電位部ＧＮＤに接続され、ゲートは上記クロック信号を受ける。 - 特許庁

The input terminal IN is connected to a source of a P-type MOS transistor Q3 and a node GP is connected to its gate and its drain.例文帳に追加

Ｐ型ＭＯＳトランジスタＱ３のソースに入力端子ＩＮを、ゲートとドレインにノードＧＰを接続する。 - 特許庁

A gate region 17 is provided in a channel area 16 between a source region 14 and a drain region 15.例文帳に追加

ソース領域１４とドレイン領域１５との間のチャネル領域１６にはゲート領域１７が設けられている。 - 特許庁

The gate of the starting transistor Q6 is connected to the ground together with the source of the transistor Q1 and one end of the resistance R1.例文帳に追加

起動用トランジスタＱ６のゲートはトランジスタＱ１のソース、抵抗Ｒ１の一端と共にグランドに接続する。 - 特許庁

To provide an HEMT of embedded-gate type enhanced mode which does not accompany degradation in source resistance and drain current.例文帳に追加

ソース抵抗やドレイン電流の劣化を伴わない、埋め込みゲート型エンハンスモードのＨＥＭＴを提供する。 - 特許庁