「gate source」に関連した英語例文の一覧と使い方(15ページ目) - Weblio英語例文検索

A transparent electrode is provided to some or all of a source 12, a drain 13 or a gate 14.例文帳に追加

ソース１２、ドレイン１３又はゲート１４は、各々の内、全部又は一部に透明電極が用いられる。 - 特許庁

When gate voltage becomes not more than reference voltage, disconnection is judged to occur in the power source line to the load.例文帳に追加

ゲート電圧が基準電圧以下となった場合、負荷への電源ラインに断線が生じたと判定する。 - 特許庁

A matrix type display device 100 is provided with a plurality of gate signal lines 121, a gate signal line driving means 120 for driving the gate signal lines 121, a plurality of source signal lines 111, a source signal line driving means 110 for driving the source signal lines 111, and a plurality of pixels 130.例文帳に追加

マトリクス型表示装置１００は、複数のゲート信号線１２１と、複数のゲート信号線１２１を駆動するゲート信号線駆動手段１２０と、複数のソース信号線１１１と、複数のソース信号線１１１を駆動するソース信号線駆動手段１１０と、複数の画素電極１３０とを備えている。 - 特許庁

When leak inspection is carried out, an inspection signal is supplied to the gate whole terminal 120 while the gate whole terminal 120 is electrically connected to the respective gate individual terminals 110, and an inspection signal is supplied to the source whole terminal 220 while the source whole terminal 220 is electrically connected to the respective source individual terminals 210.例文帳に追加

そして、リーク検査時に、ゲート全体端子１２０を各ゲート個別端子１１０に導通した状態で、該ゲート全体端子１２０に検査信号を供給する一方、ソース全体端子２２０を各ソース個別端子２１０に導通した状態で、該ソース全体端子２２０に検査信号を供給するように構成する。 - 特許庁

Thus, if the source-drain distance is reduced, the source and drain electrodes 14b, 14a are distant from the gate electrode 12 by at least the thickness of the active layer 13, the gate- drain and gate-source fringe capacitances are reduced and the off-capacitance can be reduced.例文帳に追加

これにより、ソース・ドレイン間の距離を小さくした際でも、ゲート電極１２と、ソース電極１４ｂ及びドレイン電極１４ａとの間の距離を少なくとも活性層１３の厚さ分だけ離し、ゲート・ドレイン間及びゲート・ソース間におけるフリンジング容量を低減し、オフ容量を低減することができる。 - 特許庁

Each of the field-effect transistors has a gate trench formed in a second region of the semiconductor substrate 10, gate insulating films formed on the bottom face and side faces of the gate trench, a gate electrode that touches the insulating-film liner 18a and the gate insulating film formed in the gate trench, and source and drain regions formed in the semiconductor substrate 10 and adjacent to the gate electrode.例文帳に追加

電界効果トランジスタは、半導体基板１０の第２部位内に形成されたゲートトレンチと、ゲートトレンチの底面上及び側面上に形成されたゲート絶縁膜と、ゲートトレンチ内に形成され絶縁膜ライナー１８ａ及びゲート絶縁膜と接触するゲート電極と、半導体基板１０内に形成されゲート電極と隣接するソース／ドレイン領域とを有する。 - 特許庁

In manufacturing the Schottky barrier MOSFET, a damascene gate process for forming a gate electrode and a gate insulating film after a source/drain structure is formed is applied to the Schottky barrier MOSFET, so that the gate electrode and the gate insulating film may not be received with a high temperature heat treatment to thereby prevent the deterioration of the metal and the metal oxide for constituting the gate electrode and the gate insulating film.例文帳に追加

ショットキー障壁型MOS FET の製造において、ソース／ドレイン構造を形成した後にゲート電極およびゲート絶縁膜を作成するダマシンゲートプロセスをショットキー障壁型MOS FET に適用することにより、ゲート電極やゲート絶縁膜が高温の熱処理を受けないようにして、ゲート電極やゲート絶縁膜を構成する金属および金属酸化物が劣化するのを防止する。 - 特許庁

A surface channel layer 5, a gate oxide film 6, a gate electrode 7, etc. are sequentially formed, thereafter they are patterned by dry etching, and contact holes for connecting the n+ type source regions 4 to a source electrode are formed simultaneously with the patterning of the gate electrode 7.例文帳に追加

さらに、表面チャネル層５、ゲート酸化膜６、ゲート電極７等を順に形成したのち、これらをドライエッチングによってパターニングし、ゲート電極７のパターニングと同時にｎ+型ソース領域４とソース電極との接続を行うためのコンタクトホールを形成する。 - 特許庁

This manufacturing method provides for a transistor 1 provided with a source electrode 20a, a drain electrode 20b, a gate electrode 50, an organic semiconductor layer 30 and a gate insulating film 40 for insulating the source electrode 20a and the drain electrode 20b from the gate electrode 50.例文帳に追加

ソース電極２０ａと、ドレイン電極２０ｂと、ゲート電極５０と、有機半導体層３０と、ゲート電極５０に対してソース電極２０ａおよびドレイン電極２０ｂを絶縁するゲート絶縁膜４０とを備えるトランジスタ１の製造方法である。 - 特許庁

A buffer circuit, an inverter circuit and the like include in combination: a first transistor in which both of a source electrode and a drain electrode overlap a gate electrode; and a second transistor in which a source electrode overlaps a gate electrode and a drain electrode does not overlap the gate electrode.例文帳に追加

ソース電極及びドレイン電極の両方がゲート電極に重なる第１のトランジスタと、ソース電極はゲート電極と重ね、且つ、ドレイン電極はゲート電極と重ならない第２のトランジスタとを組み合わせてバッファ回路やインバータ回路などを構成する。 - 特許庁

To provide a manufacturing method of a MOS transistor capable of achieving both source/drain position control and Schottky barrier height control from a protective film edge attached to a sidewall of a gate electrode/gate insulating film to a gate edge in an ultrathin SOIMOS transistor having a metal source/drain.例文帳に追加

メタルソース／ドレインを有する極薄SOIMOSトランジスタにおいて、ゲート電極／ゲート絶縁膜の側壁につけた保護膜エッジからゲートエッジまでソース／ドレインの位置の制御とショットキーバリアハイトの制御の両者が実現できるＭＯＳトランジスタの製造方法を提供する。 - 特許庁

In the semiconductor device, a dummy gate is used a mask for forming the source/drain region in a self- alignment manner, and at the same time the gate electrode is formed in self- alignment manner, thus forming the fine element without generating matching deviation between the source/drain region and gate electrode.例文帳に追加

この半導体装置は、ダミーゲートをマスクにして自己整合的にソース／ドレイン領域を形成すると共に自己整合的にゲート電極を形成している為、ソース／ドレイン領域とゲート電極に合わせずれが生じず微細化された素子を形成することができる。 - 特許庁

The regulator includes: an amplifier applied so that a positive terminal receives a reference voltage; a master source follower whose gate is driven by an output of the amplifier and whose source is connected to a negative terminal of the amplifier; and at least one slave source follower whose at least one gate is shared with the gate of the master source follower and which has a source being an output of the regulator.例文帳に追加

レギュレータであって、正端子で基準電圧を受けるように適用される増幅器、増幅器の出力は、そのゲートを駆動するように構成され、そのソースは、増幅器の負端子に接続されるマスターソースフォロワ、および少なくとも１つのソースフォロワのゲートは、マスターソースフォロワのゲートと共有され、かつレギュレータの出力となるように構成されるソースを有する、少なくとも１つのスレーブソースフォロワを含む。 - 特許庁

In the field effect transistor having at least a gate insulation film, a gate electrode, a source electrode, a drain electrode, and a semiconductor layer, the source electrode and/or drain electrode are disposed at a recess of the gate insulation film, and the height of the source electrode and/or drain electrode to the surface of the gate insulation film is not lower than 10 nm.例文帳に追加

少なくともゲート絶縁膜、ゲート電極、ソース電極、ドレイン電極及び半導体層を有する電界効果トランジスタにおいて、ソース電極及び／又はドレイン電極がゲート絶縁膜の凹部に配置された構造を有し、ゲート絶縁膜表面に対するソース電極及び／又はドレイン電極の高さが１０ｎｍ以上であることを特徴とする電界効果トランジスタ。 - 特許庁

In a transistor comprising a gate electrode provided on a substrate, a gate insulating layer, a source electrode and a drain electrode provided sequentially on the gate electrode, and a semiconductor active layer provided between the source electrode and the drain electrode, a protective layer is provided on the surface of the semiconductor active layer excepting the parts touching the gate insulating layer, the source electrode and the drain electrode.例文帳に追加

基材上に設けられたゲート電極と、該ゲート電極上に、ゲート絶縁層、ソース電極とドレイン電極を順次備え、前記ソース電極とドレイン電極間に半導体活性層を設けたトランジスタにおいて、前記半導体活性層の、前記ゲート絶縁層、ソース電極、およびドレイン電極と接触する接触面以外の面に保護層を設けることにより解決した。 - 特許庁

The gate drive circuit includes a switch element including a wideband gap semiconductor having a drain, a source, and a gate, and connected between the gate and a signal which drives the gate through a series circuit of a capacitor and a resistor, and a gate voltage clamp circuit provided between the drain and the gate and composed of a diode and a voltage limit circuit.例文帳に追加

ワイドバンドギャップ半導体からなるスイッチ素子であって、ドレインとソースとゲートとを有し、前記ゲートをドライブする信号と前記ゲートとの間にコンデンサと抵抗の直列回路を介して接続され、前記ドレインと前記ゲートとの間に、ダイオードと電圧制限回路からなるゲート電圧クランプ回路とを備えることを特徴とする。 - 特許庁

A switch gate electrode SG and a memory gate electrode FG are disposed separately, sidewalls 14 are formed on one side surface of a drain region Drm in the switch gate electrode SG and on one side surface of a source region Srm in the memory gate electrode FG, and an area between the switch gate electrode SG and the memory gate electrode FG is embedded with an insulation film 14a.例文帳に追加

スイッチゲート電極ＳＧとメモリゲート電極ＦＧとを離間して配置し、スイッチゲート電極ＳＧのドレイン領域Ｄｒｍ側の片側面およびメモリゲート電極ＦＧのソース領域Ｓｒｍ側の片側面にそれぞれサイドウォール１４を形成し、スイッチゲート電極ＳＧとメモリゲート電極ＦＧとの間は絶縁膜１４ａにより埋め込む。 - 特許庁

An enhancement NMOS transistor 101 which has the gate connected to the FDA and has the source and the drain connected between a power source VDD and an output terminal Vout and an enhancement NMOS transistor 102 which has the gate connected to the power source VDD and has the source and the drain connected between the output terminal Vout and a power source GND are provided.例文帳に追加

ゲートがＦＤＡに接続されソース・ドレインが電源ＶＤＤと出力端子Ｖｏｕｔとの間に接続されたエンハンスメントＮＭＯＳトランジスタ１０１と、ゲートが電源ＶＤＤに接続されソース・ドレインが出力端子Ｖｏｕｔと電源ＧＮＤとの間に接続されたエンハンスメント型ＮＭＯＳトランジスタ１０２とを備える。 - 特許庁

In the driving method for a transistor which has a drain, a source, and a gate, a 1st source voltage is applied to the drain, a 2nd source voltage is applied to the source and a 3rd source voltage which swings at a fixed period in order to lower a threshold voltage having risen owing to deterioration of the transistor below a threshold voltage at which the transistor malfunctions is applied to the gate.例文帳に追加

ドレーン、ソース及びゲートを有するトランジスターの駆動方法において、第１電源電圧をドレーンに印加し、第２電源電圧をソースに印加し、該当トランジスターの劣化により上昇したしきい値電圧をトランジスターが誤動作するしきい値電圧以下にするために一定周期にスイングする第３電源電圧をゲートに印加する。 - 特許庁

The TFT array substrate comprises a gate line 4 provided on an insulating substrate, a source line 5 intersecting the gate line 4 through an insulating film, a source electrode 3 connected with the source line, a drain electrode 2 provided oppositely to the source electrode 3, and a semiconductor layer 1 underlying the source electrode 3 and the drain electrode 2.例文帳に追加

本発明にかかるＴＦＴアレイ基板は絶縁性基板上に設けられたゲート配線４と、ゲート配線４と絶縁膜を介して交差するソース配線５と、ソース配線と接続されたソース電極３と、ソース電極３と対向して設けられたドレイン電極２と、ソース電極３とドレイン電極２の下層に設けられた半導体層１を備えている。 - 特許庁

A source and a gate of an FET 32 are connected to the power sources VD2 and VD1, and a drain of the FET 32 is connected to a source of an FET 33.例文帳に追加

ＦＥＴ３２のソース及びゲートは、電源ＶＤ２及びＶＤ１に接続してあり、ＦＥＴ３２のドレインは、ＦＥＴ３３のソースに接続してある。 - 特許庁

Also, a source terminal of a switching TFT13 is connected to source wiring Si, and a drain terminal thereof is connected to a gate terminal of the driving TFT12.例文帳に追加

また、スイッチ用ＴＦＴ１３のソース端子がソース配線Ｓｊに接続され、ドレイン端子が駆動用ＴＦＴ１２のゲート端子に接続されている。 - 特許庁

A drain and a back gate of the second MOS transistor are connected to each other, and a source thereof is connected to a source of the bidirectional conduction type field effect transistor.例文帳に追加

２つめのＭＯＳトランジスタのドレインとバックゲートを接続し、ソースを双方向導通型電界効果トランジスタのソースに接続する構成とした。 - 特許庁

The NchTrN1 connects the source to one end of a direct current electric source 11 and one end of a load 12, and connects the drain to the gate of the PchTrP1.例文帳に追加

ＮｃｈＴｒＮ１は、ソースを直流電源１１の一端および負荷１２の一端に接続し、ドレインをＰｃｈＴｒＰ１のゲートに接続する。 - 特許庁

When the protecting transistor is the protecting PMOS transistor, the gate and source of the protecting PMOS transistor are respectively connected to the ground and a power source.例文帳に追加

保護トランジスタが保護ＰＭＯＳトランジスタであるときは、保護ＰＭＯＳトランジスタのゲートおよびソースはそれぞれグラウンドおよび電源に接続されている。 - 特許庁

When the protecting transistor is the protecting NMOS transistor, the gate and source of the protecting NMOS transistor are respectively connected to the power source and the ground.例文帳に追加

保護トランジスタが保護ＮＭＯＳトランジスタであるときは、保護ＮＭＯＳトランジスタのゲートおよびソースはそれぞれ電源およびグラウンドに接続されている。 - 特許庁

To provide a delay circuit for adjusting a power-source voltage dependence on display time by providing a difference in electric potential between a source and a substrate (back gate).例文帳に追加

ソースと基板（バックゲート）間に電位差を設けることにより、ディレイ時間の電源電圧依存性を調整することができるディレイ回路を提供する。 - 特許庁

To provide a semiconductor device, capable of improving withstand voltage in a drain side and suppressing increase in capacitance between gate and source in the source side.例文帳に追加

ドレイン側では耐圧向上等のためのフィールドプレートを形成し、ソース側ではゲート−ソース間の容量の増加を防止する半導体装置を提供する。 - 特許庁

At an intersection between the source wire and a gate wire, the conductive layer at an end of the source wire is removed, so that the semiconductor layer protrudes.例文帳に追加

そして、ソース配線とゲート配線の交差部において、ソース配線の端部の導電層を除去して、半導体層がはみ出した形状とする。 - 特許庁

The gate length of an MOSFET constituting a source follower circuit 2 at a final stage within the output circuit 14 is longer than that of an MOSFET of other source follower circuits 2 and the like.例文帳に追加

出力回路１４内の最終段のソースフォロワ回路２を構成するMOSFETのゲート長は、他のソースフォロワ回路２等のMOSFETのゲート長よりも長い。 - 特許庁

The MOS transistor comprises a source region 20A, a drain region 20B, and a gate region arranged between the source region 20A and the drain region 20B.例文帳に追加

前記モストランジスタは、ソース領域２０Ａ、ドレイン領域２０Ｂ及びソース領域２０Ａとドレイン領域２０Ｂとの間に配置されたゲート領域を有する。 - 特許庁

A thin-film Si layer 5 with a source-drain 10 formed thereon is curved toward a region on source-drain 10 sides from a region extremely under a gate electrode 8.例文帳に追加

ソース・ドレイン１０が形成される薄膜Ｓｉ層５を、ゲート電極８直下の領域からソース・ドレイン１０側の領域に向かって湾曲させる。 - 特許庁

The sampling switch SW1 includes a MOS transistor having a capacitance CP between a gate 60 and one source/drain 62 smaller than the other source/drain 61.例文帳に追加

サンプリングスイッチＳＷ１は、ゲート６０と一方のソース／ドレイン６２との間の容量ＣＰが他方のソース／ドレイン６１よりも小さいＭＯＳトランジスタからなる。 - 特許庁

The additional transistor of each trip point current path makes equal voltages between the gate and source and between the drain and source of a current mirror transistor at a temperature trip point.例文帳に追加

各トリップ点電流経路の付加的なトランジスタは、カレントミラートランジスタのゲート−ソースおよびドレイン−ソースの電圧が温度トリップ点で等しくなるようにさせる。 - 特許庁

The conducting layer at the end of the source wiring is removed in the intersection of the source wiring and the gate wiring to form an extended pattern of the semiconductor layer.例文帳に追加

そして、ソース配線とゲート配線の交差部において、ソース配線の端部の導電層を除去して、半導体層がはみ出した形状とする。 - 特許庁

A gate of a selection transistor is connected to a word line, one side of source/drain is connected to a bit line, and the other side of source/drain is connected to the connection node.例文帳に追加

選択トランジスタは、ゲートがワード線に接続され、ソース／ドレインの一方がビット線に接続され、ソース／ドレインの他方が接続ノードに接続されている。 - 特許庁

A gate is formed in the vicinity of the upper surface, and is arranged at least partly between the first source/drain region and the second source/drain region.例文帳に追加

ゲートが、半導体層の上面近傍に形成され、少なくとも部分的には第１のソース／ドレイン領域と第２のソース／ドレイン領域との間に配置される。 - 特許庁

Together with VPSOUT which is conventionally inputted to the abnormality detection circuit, the drain-to-source voltage and the gate-to-source voltage of the switch M1 are obtained.例文帳に追加

従来も異常検出回路に入力されていたＶＰＳＯＵＴとあわせ、スイッチＭ１のドレイン・ソース間電圧及びゲート・ソース間電圧を把握できる。 - 特許庁

A source electrode of an EFT 3 is connected to an input terminal 1 to which a power supply voltage is inputted and a resistance 8 is connected between the source electrode and a gate electrode.例文帳に追加

ＥＦＴ３のソース電極は、電源電圧が入力される入力端子１へ接続され、ゲート電極との間には抵抗８が接続される。 - 特許庁

A source electrode S, the gate electrode G, and a drain electrode D are connected to a power source terminal 3a an internal signal line S1, and an internal signal line S2, respectively.例文帳に追加

ソース電極Ｓは電源端子３ａに、ゲート電極Ｇは内部信号ラインＳ１に、ドレイン電極Ｄは内部信号ラインＳ２にそれぞれ接続される。 - 特許庁

At an intersection part between the source wiring and the gate wiring, the conductive layer at the end of the source wiring is removed, thereby making the semiconductor layer protrude.例文帳に追加

そして、ソース配線とゲート配線の交差部において、ソース配線の端部の導電層を除去して、半導体層がはみ出した形状とする。 - 特許庁

The reference voltage VREF of the comparator circuit 23 is obtained by dividing the same power source voltage as a power source voltage VEXT which is applied to the input gate 21.例文帳に追加

比較回路２３の基準電圧ＶＲＥＦは、入力ゲート２１に与えられる電源電圧ＶＥＸＴと同じ電源電圧を分圧して発生させる。 - 特許庁

The second metal pattern includes a data wiring crossing the gate wiring, a source electrode connected to the data wiring, and a drain electrode being spaced apart from the source electrode.例文帳に追加

第２金属パターンは、ゲート配線と交差するデータ配線、データ配線に連結されたソース電極、及びソース電極と離隔されたドレイン電極を含む。 - 特許庁

A source electrode 14 and a drain electrode 15 are formed with an interval and a gate electrode 16 is formed between the source electrode and drain electrode.例文帳に追加

ソース電極14およびドレイン電極15が互いに間隔をおいて形成され、ソース電極およびドレイン電極間にはゲート電極16が形成されている。 - 特許庁

Accordingly, the rise in the source potential reduces a gate-source voltage Vgs of the transistor Tr to turn off the transistor Tr and reduce the drain current.例文帳に追加

従って、ソース電位が上昇すると、トランジスタＴｒのゲート−ソース間電圧Ｖｇｓが低下し、トランジスタＴｒはオフして、ドレイン電流が減少する。 - 特許庁