「gate source」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

To make it possible to drive gate signal lines by a single driving means and a power source device correspondingly to any display means of a Cs-On-Common structure and a Cs-On-Gate structure.例文帳に追加

単一の駆動手段および電源装置で以て、Cs-On-Common構造およびCs-On-Gate構造の何れの表示手段にも対応して、ゲート信号線の駆動を行うことができる液晶表示装置を提供する。 - 特許庁

The source driver 41 separates the gate driver control signal from the transmission signal subjected to superimposition and transmission by the LCD control circuit 31, and transmits the separated gate driver control signal to the gate driver 42.例文帳に追加

ソースドライバ４１は、ＬＣＤ制御回路３１により重畳・伝送された伝送信号からゲートドライバ制御信号を分離し、分離したゲートドライバ制御信号をゲートドライバ４２へ転送する。 - 特許庁

To solve problems that a switching element is erroneously operated due to the vibration of a voltage between a gate and a source when decreasing a gate resistance in order to reduce a switching loss, and that a power supply for a gate drive circuit is enlarged in size.例文帳に追加

スイッチング損失低減のためにゲート抵抗を小さくすると、ゲート・ソース間電圧が振動しスイッチング素子が誤動作すること、ゲート駆動回路用電源が大型になることなどが問題となる。 - 特許庁

After an extension layer is formed, a gate sidewall is formed on the sidewall side of the gate electrode and the gate insulation film, and a silicide film is formed at the source-drain part in the Si active layer region.例文帳に追加

その後、エクステンション層を形成してから、前記ゲート電極およびゲート絶縁膜の側壁側にゲートサイドウォールを形成し、前記Ｓｉ活性層領域におけるソース・ドレイン部にシリサイド膜を形成する。 - 特許庁

Since a gate electrode of an NMOS 43 and the gate electrodes of NMOSs 33 and 34 are connected, the gate voltages of the NMOSs 33 and 34 are increased when a reference current source 30 is started.例文帳に追加

ＮＭＯＳ４３のゲート電極とＮＭＯＳ３３，３４のゲート電極とが接続されているため、基準電流源３０に起動がかかると、ＮＭＯＳ３３，３４のゲート電圧が上昇する。 - 特許庁

A p-type body region 3 and a gate electrode 5 have a p-type body region protrusion 3a and a gate electrode protrusion 5a protruding partially in the longitudinal direction of a gate on a source side.例文帳に追加

Ｐ型ボディ領域３及びゲート電極５はソース側において、ゲート長方向に一部突出したＰ型ボディ領域突出部３ａ及びゲート電極突出部５ａを有している。 - 特許庁

A circuit for conducting a source-drain bias voltage to the semiconductor body in the vicinity of the first gate and the last gate in a column, and a circuit for conducting a gate bias voltage to the plurality of gates are provided.例文帳に追加

列内の第１ゲートおよび最終ゲート近傍の半導体本体にソース・ドレーンバイアス電圧を導通するための回路と、複数ゲートにゲートバイアス電圧を導通するための回路とが含まれる。 - 特許庁

To provide a semiconductor device capable of reducing parasitic capacity generated between a gate and a drain and between the gate and a source while holding uniformity of a gate voltage applied to each CMOS cell.例文帳に追加

各ＭＯＳＦＥＴセルに印加されるゲート電圧の均一性を保持しつつ、ゲート・ドレイン間、ゲート・ソース間に生じる寄生容量を低減することが可能な半導体装置を提供することである。 - 特許庁

On the gate electrode 2', a drain electrode 8 and a source electrode 10 are formed so as to have opposite sides opposed respectively to each other at a specific space along the gate electrode 2' via a gate insulating film 22.例文帳に追加

ゲート電極２’上には、ゲート絶縁膜２２を介してゲート電極２’に沿って所定の間隙で対向する対向辺をそれぞれ有するドレイン電極８及びソース電極１０が形成されている。 - 特許庁

To realize a fine MOS transistor wherein a thin gate oxide film is arranged, metal is used as gate material, a source/drain region is formed by self alignment, a channel region is shallow and a gate length is at most 0.5 μm.例文帳に追加

薄いゲート酸化膜を有し、金属をゲート材料とし、セルファラインでソース／ドレイン領域が形成された、浅いチャネル領域の、０．５μｍ以下のゲート長を持つ微細なＭＯＳトランジスタを実現する。 - 特許庁

The FinFETs each have semiconductor fins; gate dielectric bodies on top surfaces and side faces of the respective semiconductor fins; a gate electrode on the gate dielectric bodies; and source/drain regions which are located in one end side regions of the semiconductor fins.例文帳に追加

FinFETは、半導体フィンと、半導体フィンの頂面および側壁上のゲート誘電体と、ゲート誘電体上のゲート電極と、半導体フィン一端に位置するソース/ドレイン領域と、を備える。 - 特許庁

A gate electrode 12a is connected electrically with the gate region 5, and a source electrode 12b and a drain electrode 12c are so disposed separately from each other as to interpose the gate electrode 12a between them.例文帳に追加

ゲート電極１２ａはゲート領域５に電気的に接続され、ソース電極１２ｂおよびドレイン電極１２ｃは、ゲート電極１２ａを挟むように互いに間隔を置いて配されている。 - 特許庁

After forming a gate electrode 11 on the surface of a substrate 17 through a gate insulating film 13, As is ion-implanted by using the gate electrode 11 as a mask to form a source-drain expansion region 15.例文帳に追加

基板１７上にゲート絶縁膜１３を介してゲート電極１１を形成した後、ゲート電極１１をマスクにＡｓをイオン注入して、ソース・ドレイン拡張領域１５を形成する。 - 特許庁

Each E-pHEMT has a source electrode, drain electrode, and a gate electrode, and a recess is formed between the gate electrode and the drain electrode by etching to give a relatively large gap between the gate electrode and the drain electrode.例文帳に追加

このＥ−ｐＨＥＭＴは、ソース電極、ドレイン電極、及びゲート電極を有し、ゲート電極とドレイン電極との間にはエッチングでリセス（凹部）が形成され、比較的大きな間隔が設けられる。 - 特許庁

A gate terminal of a first transistor is connected to a source terminal of a second transistor regarding the gate terminal of the first transistor as a first input terminal and regarding the gate terminal of the second transistor as a second input terminal.例文帳に追加

第１のトランジスタのゲート端子を第１の入力端子、第２のトランジスタのゲート端子を第２の入力端子とし、第１のトランジスタのゲート端子を第２のトランジスタのソース端子に接続する。 - 特許庁

When the gates of the both transistors are connected to each other and the source of one of the transistors is grounded, the above gate-to-source voltage becomes the source voltage of the other transistor that corresponds to Vref.例文帳に追加

両トランジスタのゲートを相互接続し、一方のトランジスタのソースを接地すれば、前記ゲート・ソース間電圧の差は、他方のトランジスタのソース電圧となり、このソース電圧がＶrefとなる。 - 特許庁

The low noise amplifier is provided with at least one field effect transistor having a source, a drain and a gate, a drain power source and a drain bias input line connecting the drain power source and the drain.例文帳に追加

ソース、ドレイン、ゲートを備える少なくとも一の電界効果トランジスターと、ドレイン電源と、前述のドレイン電源と前述のドレインを結ぶドレインバイアス入力線路を備える。 - 特許庁

After that, a leak current is made to flow between the source and the drain, source voltage is made 0 V, consequently, the tunnel current between the source and the floating gate is stopped, and erasing operation is automatically stopped.例文帳に追加

その後、ソース−ドレイン間にリーク電流が流して、ソース電圧を0Vにして、結果的にソース−浮遊ゲート間にトンネル電流を停止させ、自動的に消去動作を停止させる。 - 特許庁

The gate 205 and the source 211 are covered with a dielectric layer 213 of intermediate height, and the source 211, the main body region 210, and the P-type diffused region 212 are connected together with a source metal 215.例文帳に追加

中間の高さの誘電体層２１３でゲート２０５及びソース２１１を覆い、更にソース金属２１５でソース２１１、本体領域２１０及びＰ拡散領域２１２を接続する。 - 特許庁

A gate interconnect line is arranged between a first source electrode and a second source electrode and a drain interconnect line, or between a first drain electrode and a second drain electrode and a source interconnect line.例文帳に追加

これらのゲート配線を第１ソース電極および第２ソース電極とドレイン配線間、または第１ドレイン電極および第２ドレイン電極とソース配線間に配置する。 - 特許庁

The gate connection metal layer is arranged between a first source electrode and a second source electrode and a drain interconnect line or between a first drain electrode and a second drain electrode and a source interconnect line.例文帳に追加

ゲート接続金属層は第１ソース電極および第２ソース電極とドレイン配線間、または第１ドレイン電極および第２ドレイン電極とソース配線間に配置する。 - 特許庁

To provide a level shift circuit which can be used in a wide range from a low power source voltage to a high power source voltage without improving gate breakdown voltage of a transistor even when a power source voltage is increased.例文帳に追加

電源電圧を高くしてもトランジスタのゲート耐圧を上げる必要がなく、低電源電圧から高電源電圧まで広範囲に使用できるレベルシフト回路を提供する。 - 特許庁

In a method of programming a MOS transistor electric fuse formed in a semiconductor well, a gate electrode and a gate insulating film formed between the gate electrode and one of source and drain regions are substantially short-circuited by applying a first voltage to the gate electrode and a second voltage which is different from the first voltage to one of the source and drain regions.例文帳に追加

半導体ウェル中に形成されたＭＯＳトランジスタ型電気ヒューズのプログラム方法において、ゲート電極に第１の電圧を印加し、ソース・ドレイン領域の一方に第１の電圧と異なる第２の電圧をかけ、ゲート電極とソース・ドレイン領域の一方との間のゲート絶縁膜のみを実質的に短絡させる。 - 特許庁

After the floating gate FG1 is put in a binary electron state, the source/drain regions are replaced with each other, and a potential given between the source-drain regions is controlled corresponding to the electron state of the floating gate FG1 and the number of electrons stored in the floating gate FG2 so as to provide electron states exceeding binary for the floating gate FG2.例文帳に追加

フローティングゲートＦＧ１に２値からなる電子状態を形成した後、ソース・ドレインを入れ替え、フローティングゲートＦＧ１の電子状態およびフローティングゲートＦＧ２に蓄積すべき電子数に応じてソース・ドレイン間に付与する電位を制御することで、フローティングゲートＦＧ２に２値を超える電子状態を形成する。 - 特許庁

When a gate signal is applied to the gate line, a delayed gate signal is applied to the gate electrode of the delay compensation TFT 20, the source electrode and the drain electrode of the TFT 20 are electrically connected, and then Vdc is applied to the source electrode.例文帳に追加

ゲートライン端部にダイオード１０と遅延補償薄膜トランジスタ２０と補償電圧伝達ライン４０とを設け、ゲート信号をゲートラインに印加したとき、遅延補償薄膜トランジスタ２０のゲート電極に遅延ゲート信号が印加され、薄膜トランジスタ２０のソース電極とドレーン電極とが導通してソース電極にＶｄｃが印加される。 - 特許庁

A drain/source of an insulated gate field-effect transistor T is connected across p-type gate region 2 and n-type cathode region 3 of a first thyristor 25, and a drain/source of an insulated gate field-effect transistor T'is connected across p-type gate region 2' and n-type cathod region 3'.例文帳に追加

第１のサイリスタ２５のｐ形ゲート領域２とｎ形カソード領域３との間には絶縁ゲート電界効果トランジスタＴのドレイン・ソース間が接続され、第２のサイリスタ２５’のｐ形ゲート領域２’とｎ形カソード領域３’との間には絶縁ゲート電界効果トランジスタＴ’のドレイン・ソース間が接続されている。 - 特許庁

When the reverse voltage (including 0V) of a prescribed value or more is applied to the drain-source of the dual gate type switching element (11) by turning off the gate of the dual gate type switching element (11), the control part (20) turns on a gate corresponding to the drain-source regardless of the on/off control signal (CS).例文帳に追加

そして、デュアルゲート型スイッチング素子（11）のゲートをオフにすることによって該デュアルゲート型スイッチング素子（11）のドレイン・ソース間に所定以上の逆電圧（０Ｖを含む）が印加されることとなる場合には、オンオフ制御信号（CS）にかかわらず、制御部（20）によって、そのドレイン・ソースに対応したゲートをオンにする。 - 特許庁

A resistor R1 is connected between a gate/source of PchTrP1, a resistor R2 is connected between the gate of the PchTrP1 and one end of a push button switch SW, a resistor R3 is connected between a drain of the PchTrP1 and the gate of NchTrN1, and a resistor R4 is connected between the gate/the source of the NchTrN1.例文帳に追加

抵抗Ｒ１をＰｃｈＴｒＰ１のゲート・ソース間に接続し、抵抗Ｒ２をＰｃｈＴｒＰ１のゲートと押しボタンスイッチＳＷの一端との間に接続し、抵抗Ｒ３をＰｃｈＴｒＰ１のドレインとＮｃｈＴｒＮ１のゲートとの間に接続し、抵抗Ｒ４をＮｃｈＴｒＮ１のゲート・ソース間に接続する。 - 特許庁

Between the source terminal and the gate terminal of the power MOSFET 52, Zener diode group 56 are connected, which is with a breakdown voltage lower than the gate breakdown-strength of an insulating gate type transistor, clamps a gate voltage at the breakdown of the Zener diode group 55.例文帳に追加

パワーＭＯＳＦＥＴ５２のソース端子とゲート端子との間にはブレークダウンする電圧が絶縁ゲート型トランジスタのゲート耐圧よりも低く、ツェナーダイオード群５５のブレークダウン時のゲート電圧をクランプするツェナーダイオード群５６が接続されている。 - 特許庁

The diffusion layer 17 has a gate region 24 provided right below the gate electrode 20 and is provided with a pair of groove portions 25 between the gate region 24 and source electrode and between the gate region 24 and drain electrode 22.例文帳に追加

拡散層１７は、ゲート電極２０の直下に設けられたゲート領域２４を有しており、このゲート領域２４とソース電極２１との間およびゲート領域２４とドレイン電極２２との間に一対の溝部２５が設けられている。 - 特許庁

TFT element 28 includes a gate electrode 29, a gate insulating film 31 covering the gate electrode 29, a semiconductor film 32 on the gate insulating film 31, a source electrode 36 on the semiconductor film 32, and a drain electrode 37 on the semiconductor films 32.例文帳に追加

ＴＦＴ素子２８は、ゲート電極２９、ゲート電極２９を覆うゲート絶縁膜３１、ゲート絶縁膜３１上の半導体膜３２、半導体膜３２上のソース電極３６および半導体膜３２上のドレイン電極３７を含む。 - 特許庁

The n^+ source region SR is formed on a principal surface 12 in the p-type back gate region BG.例文帳に追加

ｎ^+ソース領域ＳＲは、ｐ型バックゲート領域ＢＧ内の主表面１２に形成されている。 - 特許庁

An n^++ source region 3 and drain region 4 are provided with a p^+ gate region 2 in-between.例文帳に追加

ｎ^＋＋型のソース領域３及びドレイン領域４が、ｐ^＋型のゲート領域２を挟んで設けられる。 - 特許庁

In addition to a voltage added to the N+ part 13 of a gate conductor, a potential from the body to a source rises.例文帳に追加

ゲート導体のＮ＋部分１３へ付加される電圧に加えて、ボディからソースへのポテンシャルが上がる。 - 特許庁

A plurality of back gate diffusion layers 7bs are arranged with a space inside the source 7s.例文帳に追加

複数のバックゲート拡散層７ｂｓはソース７ｓ内に複数の互いに間隔をもって配列されている。 - 特許庁

To provide an AC 4-terminal JFET geometrical structure for reducing the gate-to-source capacitance.例文帳に追加

ゲート−ソース容量を小さくするための交流４端子ＪＦＥＴ幾何構造を提供すること。 - 特許庁

At that time, the first transistor 102 is turned on and its gate-source voltage is preserved in a capacitive element.例文帳に追加

そのとき、第１のトランジスタ102は、オン状態にあり、そのゲート・ソース間電圧は、容量素子に保存される。 - 特許庁

The source and gate of a P-channel transistor M1 are connected to a node of the supply voltage Vdd of a positive polarity.例文帳に追加

ＰチャネルトランジスタＭ１のソース、ゲートは、正極性の電源電圧Ｖddのノードに接続されている。 - 特許庁

A capacitor is coupled between a gate and a source of the driving transistor, maintaining a voltage for a certain fixed period.例文帳に追加

駆動トランジスタのゲートとソースとの間にはキャパシタが連結されて電圧を一定期間維持する。 - 特許庁

The writing transistor Tws includes a gate 31A, a source 31B, a drain 31C, and a channel 31D.例文帳に追加

書込トランジスタＴｗｓは、ゲート３１Ａ、ソース３１Ｂ、ドレイン３１Ｃおよびチャネル３１Ｄを有する。 - 特許庁

A charging path 12 is arranged between the gate of the detection transistor M10 and a power source line Lvcc.例文帳に追加

充電経路１２は、検出トランジスタＭ１０のゲートと電源ラインＬｖｃｃとの間に設けられる。 - 特許庁

A semiconductor device of the present invention includes a gate 2, an extension layer 4, source/drain layers 6, and a silicide layer 8.例文帳に追加

半導体装置は、ゲート２と、エクステンション層４と、ソース・ドレイン層６と、シリサイド層８とを具備する。 - 特許庁

In a source 12, a drain 13, or a gate 14, a transparent electrode is used for an entire part or one portion.例文帳に追加

ソース１２、ドレイン１３又はゲート１４は、各々の内、全部又は一部に透明電極が用いられる。 - 特許庁

The gate electrode 15 is so formed that the surface thereof is lower by one stage than the surface of the source region 12.例文帳に追加

ゲート電極１５の表面は、ソース領域１２の表面よりも一段低く形成されている。 - 特許庁

Here, however, the static gate/source voltage of the FET is greater than the threshold voltage of the FET.例文帳に追加

ただし、上記ＦＥＴの静的ゲート−ソース電圧は上記ＦＥＴのしきい電圧よりも高い。 - 特許庁