「high- order bits」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A mantissa part extracting part takes out high-order K bits of a mantissa part.例文帳に追加

仮数部抽出部は仮数部の上位Ｋビットを取りだす。 - 特許庁

When the high-order bits of an instruction address supplied from a program counter 10 are coincident with high-order bits 47 of a correction address, an address translating part 20 translates these high-order bits to high- order bits C0 of a substitutive address, with which the correcting instruction is stored in the correcting instruction storage part 32.例文帳に追加

アドレス変換部２０は、プログラムカウンタ１０から供給された命令アドレスの上位ビットが修正アドレスの上位ビット（４７）と一致するとき、修正命令記憶部３２で修正命令が格納された代替アドレスの上位ビット（Ｃ０）に変換する。 - 特許庁

In a reception apparatus 10B of the communicating party, error correction processing is performed by using the bits (high-order bits) hard to generate errors stored in memories 16 and 17 and the bits (low-order bits) easy to generate errors provided by retransmission.例文帳に追加

通信相手の受信装置１０Ｂでは、メモリ１６、１７に記憶しておいた誤りの生じ難いビット（上位ビット）と再送により得られた誤りの生じ易いビット（下位ビット）とを用いて、誤り訂正処理を行う。 - 特許庁

When at least one among the high-order three bits takes a value 8, the highest-order bit is made 1, and the low-order six bits are constituted by the low-order three bits which do not take the value 8.例文帳に追加

前記上位３ビットの少なくとも一つが８の値をとる時、最上位ビットを１とし、下位６ビットを８の値をとらない前記上位３ビットで構成する。 - 特許庁

The multiplier 31a performs multiplication taking low order bits except the high order bits 0 in the constant as integer values.例文帳に追加

乗算器３１ａは定数のうち０である上位ビットを除いた下位ビットを整数値とみなして乗算を行う。 - 特許庁

Registers R0 to R31 are respectively divided into the area of high-order 32 bits and the area of low-order 32 bits.例文帳に追加

レジスタＲ０〜Ｒ３１は、それぞれ上位３２ビットの領域と下位３２ビットの領域に分かれている。 - 特許庁

High-order four bits of data to be converter are applied to a decoder 1 and low-order four bits are applied to a decoder 3 via an inversion circuit 2.例文帳に追加

被変換データの上位４ビットがデコーダ１へ印加され、下位４ビットが反転回路２を介してデコーダ３へ印加される。 - 特許庁

The value of high order bits is merged with a value of low order bits outputted from the A/D converter 4 by a merging circuit 57.例文帳に追加

上位ビットの値とＡ／Ｄコンバータ4から出力された下位ビットの値をマージ回路57でマージする。 - 特許庁

Twenty-bit audio data is separated into first data of high-order 16 bits and second data of low-order 4 bits.例文帳に追加

２０ビットのオーディオデータの上位１６ビットの第１のデータと下位４ビットの第２のデータに分離される。 - 特許庁

When high-order 24 bits of the MAC address become special high-order bits of a particular value, some of low-order 24 bits are used as a portion (special field) to be used for flow information.例文帳に追加

ＭＡＣアドレスの上位２４ビットが、特別な値の特殊上位ビットとなっている場合、その下位２４ビットのうちの何ビットかをフロー情報に使用する部分（特殊フィールド）として扱う。 - 特許庁

In a mantissa part of the calculation result r, low-order-bits of the mantissa part of the floating point multiplication result y are outputted to its high-order bits and high-order bits of the mantissa part of the floating point multiplication result are outputted to its low-order bits by shifting them to right.例文帳に追加

計算結果ｒの仮数部は、その上位ビットには浮動小数点乗算結果ｙの仮数部の下位ビットを出力し、その下位ビットには該浮動小数点乗算結果の仮数部の上位ビットを右にシフトして出力する。 - 特許庁

A frame restoration section 27 separates high-order bits and low-order bits from de-interleaved data and discriminates the validity / invalidity of 8 data units resulting from composing the separated low-order bits on the basis of the CRC.例文帳に追加

フレーム復元部２７は、デインタリーブされたデータの上位ビットと下位ビットとを分離し、分離した下位ビットを合成した８つのデータユニットの有効、無効を、ＣＲＣに基づいて判定する。 - 特許庁

In an index part of the calculation result r, a fixed value to define the result in a specified range is outputted to its high-order bits and an inversion result of low-order bits of a mantissa part of a floating point multiplication result y is outputted to its low-order bits.例文帳に追加

計算結果ｒの指数部は、その上位ビットには結果を特定の範囲にするための固定値を出力し、その下位ビットには、浮動小数点乗算結果ｙの仮数部の下位ビットの反転結果を出力する。 - 特許庁

Picture data (source data) acquired by a CCD 1 a 12-bit data are divided into high-order bit data in high-order 8 bits and low-order bit data in low-order 4 bits.例文帳に追加

ＣＣＤ１にて１２ビットで取得された画像データ（元データ）を上位８ビットの上位側ビットデータと下位４ビットの下位側ビットデータとに分離する。 - 特許庁

The register 3 and the memory 8 are divided into high order bits and low order bits, they respectively store high order bit data and low order bit data, the same data are copied to the both and they are compared and subtracted by a comparison arithmetic circuit 6.例文帳に追加

レジスタ３とメモリ８とは、上位ビット及び下位ビットに分け、夫々上位ビットデータと下位ビットデータを格納し、同じデータを双方にコピーして比較演算回路６で比較減算する。 - 特許庁

This cubic partial product adder T101 is divided into a high order part T101a for high order 12 bits and a low order part T101b for low order 33 bits.例文帳に追加

第３次部分積加算器Ｔ１０１は、上位１２ビット分の上位部Ｔ１０１ａと、下位３３ビット分の下位部Ｔ１０１ｂとに分割されている。 - 特許庁

Then the appropriate number of bits, according to the type of data item to be returned, is copied from the high-order bits of Xi and transformed into the returned value. 例文帳に追加

そして、返すべきデータの型に依存した適切なビット数が Xi の上位ビットからコピーされる。 最後に、この値を返り値に変換する。 - JM

Otherwise, (2N-M) to (X-1)th bits of the dividend are selected as high-order bits of the quotient (80).例文帳に追加

そうでなければ、被除数の（２Ｎ−Ｍ）から（Ｘ−１）番目のビットを商の上位ビットとして選択する（８０）。 - 特許庁

The high-order four bits of eight bits constituting an attribute flag 11009 attached to each pixel are allocated to a processing prevention flag.例文帳に追加

各画素に付随する属性フラグ１１００９を構成する８ビットのうち、上位４ビットを加工防止フラグに割り当てる。 - 特許庁

The number p of bits of the logarithmic conversion high-order bit string D is set from relation of n=2^P based on the number n of bits of the inputted data B^ here.例文帳に追加

ここで、入力データＢのビット数ｎに基いて、ｎ＝２^ｐの関係から対数変換上位ビット列Ｄのビット数ｐを設定する。 - 特許庁

The image data of 12 bits per pixel obtained by a CCD 1 are separated into the high order side bit data of the high order 8 bits of high correlation and the low order side bit data of low correlation.例文帳に追加

ＣＣＤ１により得られた１画素当り１２ビットの画像データが、相関性の高い上位８ビットの上位側ビットデータと、相関性の低い下位側ビットデータとに分離される。 - 特許庁

A current transistor group for high-order bits of the received digital data is placed close to both a current cell group for several low-order bits and a current cell group for mid-position bits.例文帳に追加

入力ディジタルデータの上位ビット用の電流トランジスタ群を、下位の数ビット用の電流セル群と中位ビット用の電流セル群双方に近接するように配置した。 - 特許庁

converts c to a 7-bit unsigned char value that fits into the ASCII character set, by clearing the high-order bits. 例文帳に追加

は上位ビットをクリアする事により、ASCII 文字セットに適合するように c を 7ビットの unsigned charに変換する。 - JM

A level-limiting circuit 117 extracts only high-order 2 bits of the correction data, and outputs it.例文帳に追加

レベル制限回路１１７は、補正データの上位２ビットのみを抽出し、出力する。 - 特許庁

In the counter 30 of binary n bits, the count operation of the low order j bits as 0 is stopped according to the initial value LD, and a count operation of high n-j bits is performed in accordance with the operation clock signal CLK.例文帳に追加

２進ｎビットのカウント部３０では、初期値ＬＤに応じて０である下位ｊビットのカウント動作が停止され、上位ｎ−ｊビットのカウント動作が動作クロック信号ＣＬＫに従って行われる。 - 特許庁

Further, a pattern by k-(2^n-1) bits from high-order bits of the A pattern is employed for a pattern by k-(2^n-1) bits from the least significant bit of a pattern generated at the (m+1)th reference clock.例文帳に追加

また、Ａパターンの上位ビット側からｋ−（２^ｎ−１）ビット分のパターンを、第ｍ＋１番目の基準クロックで発せさせるパターンの最下位ビットからｋ−（２^ｎ−１）ビット分のパターンとする。 - 特許庁

The common part judgment table selection part 21 supplies high-order five bits of the variable length code to the decoding table 23 for short code and decodes them when it is judged that the values of the high-order four bits are not '0000'.例文帳に追加

共通部分判断テーブル選択部２１は、上位４ビットの値が‘００００’でないと判断したときには、短い符号用復号テーブル２３に可変長符号の上位５ビットを供給させて復号させる。 - 特許庁

A mantissa part adder 12 and a post-rounding normalization judgment circuit 16 input the high-order m+1 [bits] of A and the high-order m [bits] of B and respectively output mantissa part added results C0 and C1 (=C0+1), carry X and a post- rounding normalization signal G.例文帳に追加

仮数部加算器１２、丸め後正規化判定回路１６は、Ａの上位ｍ＋１［ビット］、Ｂの上位ｍ［ビット］を入力し、それぞれ、仮数部加算結果Ｃ０，Ｃ１（＝Ｃ０＋１），桁上がりＸ、丸め後正規化信号Ｇを出力する。 - 特許庁

A counter A1 for processing low-order n-bits is provided as a component of a bipolar side being a high speed operating section and a counter B1 for processing high-order m-bits and a timing correction and adjustment circuit Z are provided as components of a MOS side being a low speed operating section.例文帳に追加

高速動作部であるバイポーラ側の下地に下位ｎビット用のカウンタＡ１を設け、低速動作部であるＭＯＳ側の下地に上位ｍビット用のカウンタＢ１とタイミング補整回路Ｚを設ける。 - 特許庁

In a selection unit 26, the high-order bit data (D1) and the digital data (D2) for the residual signal component are used to obtain corrected pixel data, represented by the higher number of bits than the number of bits of the high-order bit data.例文帳に追加

選択部２６において、これら上位のビットデータ（Ｄ１）と残余信号成分についてのデジタルデータ（Ｄ２）とを用いて、上位のビットデータのビット数よりも高ビット数で表わされた補正済み画素データを求める。 - 特許庁

A predicted pixel value-forming section 12 forms a predicted pixel value with respect to high-order bits of a new input pixel, referring to high-order bits of past input pixel data.例文帳に追加

予測画素値生成部１２は過去の入力済み画素データの上位ビットを参照して新たな入力画素の上位ビットに対する予測画素値を生成する。 - 特許庁

When images are moving images when the photographing mode is detected, the imaging apparatus switches the number of bits to send only high-order 10 bits by transmitting mode information from a signal processing part 204 to an imaging block 201, and transfers only the high-order 10 bits (S2).例文帳に追加

撮影モードを検出した際に画像が動画であった場合、撮像装置は、信号処理部２０４から撮像ブロック２０１にモード情報を伝えることで、上位１０ビット分しか送らないようにビット数を切り替え、上位１０ビットのみを転送する（Ｓ２）。 - 特許庁

A method and a circuit arrangement are provided by means of which less significant bits (L) of a digital data source (DD) is quantized using a pulse density method or a pulse width method, and the quantization result is added to the value of high order bits (H) of the digital data source (DD) with the exception of the maximum value of the high order bits (H).例文帳に追加

デジタルデータソース（ＤＤ）の下位ビット（Ｌ）がパルス密度方法又はパルス幅方法を用いて量子化され、その量子化結果が、上位ビット（Ｈ）の最大値を除いたデジタルデータソース（ＤＤ）の上位ビット（Ｈ）の値に加えられるという手段を用いた方法及び回路装置。 - 特許庁

A selector 159 outputs the color expansion data having the high-order or low-order 32 bits shifted corresponding to a readout frequency.例文帳に追加

セレクタ１５９は、読み出し回数に応じて上位又は下位３２ビットのシフトされた色展開データを出力する。 - 特許庁

The respective column A/D conversion elements A, B divide a pixel signal read from a pixel array 1 into two blocks, namely the high-order block of high-order two bits and the low-order block of low-order two bits, and successively convert the respective blocks from analog to digital in one horizontal scanning period unit.例文帳に追加

カラムＡＤ変換要素Ａ，Ｂは、それぞれ、画素アレイ１から読み出した画素信号を上位２ビットの上位ブロックと下位２ビットの下位ブロックとの２つのブロックに分け、各ブロックを１水平走査期間単位で順次にＡＤ変換する。 - 特許庁

Further, the D/A conversion circuit has a first D/A conversion circuit for performing D/A conversion of high order bits and a second D/A conversion circuit for performing D/A conversion of low order bits.例文帳に追加

さらにＤ／Ａ変換回路は、上位ビットのＤ／Ａ変換を行う第１のＤ／Ａ変換回路と、下位ビットのＤ／Ａ変換を行う第２のＤ／Ａ変換回路とを有する。 - 特許庁

To provide a D/A converter where an R-2R system is adopted for low-order bits and high-order bits are weighted by resistors and that adopts the resistors for unit resistors while keeping precision against dispersion in the resistors and decreases the number of the resistors in use.例文帳に追加

下位ビット側をＲ−２Ｒ方式とし、上位ビット側を抵抗で重み付けしたＤ／Ａ変換器において、抵抗のばらつき精度を維持しつつ、単位抵抗化を図り、かつ使用する抵抗器の数を削減すること。 - 特許庁

The D/A converter 40 applies D/A conversion to high-order byte (in 8 bits) and low-order byte (in 8 bits) to provide outputs of analog signals from terminals DA1, DA0.例文帳に追加

Ｄ／Ａコンバータ４０は、８ビットの上位バイトと下位バイトＤ／Ａ変換して端子ＤＡ１とＤＡ０からアナログ信号を出力する。 - 特許庁

An image generation unit performs seudo-halftone processing for source image data to generate processed image data, supplies a specified number of high-order bits to the display unit side, and stores low-order bits in a 1st memory (24).例文帳に追加

画像生成ユニットでは、原画像データに対して疑似中間調処理を行い、処理画像データを生成して所定ビット数の上位ビットを表示ユニット側へ供給し、下位ビットを第１メモリ（２４）に記憶する。 - 特許庁

In a high density sound mode, the source apparatus generates HDMI data, including video data in the higher-order 8 bits of a video data area and sound data in the lower-order 8 bits of the video data area and transmits the HDMI data to the receiving apparatus.例文帳に追加

高密度音声モードにおいて、ソース機器は、映像データ領域の上位８ビットに映像データを含み、映像データ領域の下位８ビットに音声データを含むＨＤＭＩデータを生成し、受信機器に送信する。 - 特許庁

Thus, the video decoder is required to store the decoded residuals values of a high frequency picture that is divided into two elements comprising higher-order bits and lower-order bits (114), to separate memories.例文帳に追加

そのため、高域ピクチャの復元残差成分を、上位ビット、下位ビットの二つの要素に分割し（１１４）別々のフレームメモリに格納する。 - 特許庁

A switch 14 selects the lower-order (n) bits of the output of the arithmetic circuit 10 in a noise reduction mode and selects the high-order (n) bits in a still image output mode.例文帳に追加

スイッチ１４は、ノイズ低減モードでは、演算回路１０の出力の下位ｎビットを選択し、静止画出力モードでは、上位ｎビットを選択する。 - 特許庁

The high-order 10 bits of 32-bit data stored in the shift register 2 are transferred to a memory 5 and the low-order 22 bits of the data are outputted to a pattern matching circuit 3.例文帳に追加

シフトレジスタ２に記憶される３２ビットのデータのうち、上位側の１０ビットはメモリ５に転送され、そのうちの下位側の２２ビットがパターンマッチング回路３に出力される。 - 特許庁

An adder 32a at the next step takes an output value of the multiplier 31a for bit number of the constant from the low order bits as a decimal part, and takes the high order bits except the decimal part in the output value of the multiplier 31a as an integer part.例文帳に追加

次段の加算器３２ａは、乗算器３１ａの出力値の下位ビットから定数のビット数分を小数部とし、かつ乗算器３１ａの出力値のうち小数部を除く上位ビットを整数部として扱う。 - 特許庁

In that case, detection of coincidence between a 1st count value and high order a bits of gradation data, and detection of coincidence between a 2nd count value, which is a value subtracted by 1 from the 1st count value, and the higher order a bits of the gradation data.例文帳に追加

その際、第１のカウント値と階調データの上位ａビットとの一致検出と、該第１のカウント値から１だけ減算した第２のカウント値と階調データの上位ａビットとの一致検出とを行う。 - 特許庁