「high- order bits」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

Data separation processing is not applied to R input image data among input image data adopting the RGB color system but is applied to the GB input image data, so as to make the high-order bits different from the low-order bits of the data GB.例文帳に追加

ＲＧＢの表色系よりなる入力画像データに対して、Ｒの入力画像データについては分離処理を施さず、ＧＢの入力画像データについては上位ビットと下位ビットとが異なるように分離するデータ分離処理を施す。 - 特許庁

A coarse adjustment mode for generating a control signal SRC on the basis of the prescribed number of bits of a high order side of a digital signal showing the difference and a fine adjustment mode for generating a control signal SRC on the basis of the prescribed number of bits of a low order side are switched in accordance with the magnitude of the difference.例文帳に追加

誤差を示すディジタルの信号の上位側の所定数ビットに基づいて制御信号ＳＲＣを生成する粗調モードと下位側の所定数ビットに基づいて制御信号ＳＲＣを生成する微調モードを、誤差の大きさに応じて切り替える。 - 特許庁

After values of respective samples are converted into predicted error values by linearly predicting the time-series signal consisting of a time-series sample array, high-order bits and low-order bits of the respective samples are separated; and high-order bit components are encoded with variable length and low-order bit components are encoded with fixed length to perform compression.例文帳に追加

時系列のサンプル列で構成される時系列信号に対して線形予測を行って、各サンプルの値を予測誤差値に変換した後、各サンプルの上位ビットと下位ビットを分離し、上位ビット成分は可変長で符号化し、下位ビット成分は固定長で符号化することにより、圧縮を行う。 - 特許庁

To maintain transmission quality high by taking high-order and low- order bits of data into account so as to minimize the loss of the data even on the occurrence of an error in the data on a transmission line.例文帳に追加

データの上位下位を勘案し、伝送路上でデータに誤りを生じてもデータの損失を最小限に抑え、伝送品質を高く維持する。 - 特許庁

A partial image region is set with respect to an input image through a region setting unit 11 and determination on a predetermined number of high-order bits is made by a high-order bit determination unit 12 with respect to the pixel value in the partial image region.例文帳に追加

入力された画像に対して領域設定部１１で部分画像領域を設定し、その部分画像領域内の画素値について所定数の上位ビットの判定を上位ビット判定部１２で行う。 - 特許庁

Then, this count data is divided into two pieces of divided data consisting of a high- order byte and a low-order byte, and two storage areas of 1-byte (8 bits) constitution are provided in a serial EEPROM (storage element).例文帳に追加

そして、このカウントデータを上位バイトと下位バイトとの２つの分割データに分割するとともに、シリアルＥＥＰＲＯＭ（記憶素子）に１バイト（８ビット）構成の記憶領域を２個設けている。 - 特許庁

For example, in signal point arrangement of eight-PSK, the ratio of a communication speed of a data bit string to an encoded sound information bit string is 2: 1, and two bits in a high order are assigned to data and one bit in a low order is assigned to a sound signal sequence, respectively.例文帳に追加

例えば、8PSKの信号点配置において、データビット列と符号化音声情報ビット列の通信速度の比を2：1とし、上位２ビットをデータに、下位１ビットを音声の信号系列に夫々に割り当てる。 - 特許庁

To improve compressibility in the case of the predictive encoding of a multichannel voice signal in consideration of the fact that high-order bits of respective channels of the multichannel voice signal strongly correlate with one another and low-order bit data do not correlate.例文帳に追加

複数チャネルの音声信号の各チャネルの上位ビットデータ間には相関が強く、下位ビットデータ間には相関がないことに鑑みて、複数チャネルの音声信号を予測符号化する場合に圧縮率を改善する。 - 特許庁

The data converting means 14 applies linear interpolation to high-order bit data of digital data having the less number of bits of digital data of an image signal to be inputted on the basis of low-order bit data of the digital data.例文帳に追加

データ変換手段１４は、入力される画像信号のデジタルデータのビット数よりも少ないデジタルデータの上位ビットデータを、デジタルデータの下位ビットデータに基づいて線形補間する。 - 特許庁

Low-order 12-bits of 24-bit sample data of signals (L+C), (R+C), S1, Sr are masked and high-order 12 bits are stored in delay memories 2(L+C), 2(R+C), 2S1 and 2Sr respectively.例文帳に追加

信号（Ｌ＋Ｃ）、（Ｒ＋Ｃ）、Ｓｌ、Ｓｒの２４ビットサンプルデータの下位１２ビットがマスクされて上位１２ビットがそれぞれ、遅延メモリ２（Ｌ＋Ｃ）、遅延メモリ２（Ｒ＋Ｃ）、遅延メモリ２Ｓｌ、遅延メモリ２Ｓｒに格納される。 - 特許庁

Thus, when high-order and low-order bits are separately quantized, the number of clocks can be reduced and the device can be composed of the circuit of low band so that power consumption can be reduced.例文帳に追加

このように上位ビットと下位ビットを分けて量子化するとクロック数を少なくでき、低い帯域の回路で構成できるため低消費電力化が実現できる。 - 特許庁

To reduce errors without the need for expansion of the bit length or for additional bits in the case of hierarchical coding where high-order hierarchical data are generated by a sum or a mean value of four adjacent pixels in a low-order layer.例文帳に追加

下位階層の隣接する４画素の合計値または平均値によって上位階層データを形成する階層符号化において、ビット長の拡張または付加ビットを必要とせずに誤差を軽減する。 - 特許庁

A JPEG lossless coding is applied to the high-order bit data and a valid bit number (4 bits or below) of the low-order bit data is decided on the basis of a size (digit number) of the source data.例文帳に追加

上位側ビットデータにＪＰＥＧロスレス符号化を施すと共に、元データの大きさ（桁数）に基づいて下位側ビットデータの有効ビット数（４ビット以下）を決定する。 - 特許庁

The quantized Hadamard transform coefficient is separated into bits based on a bit distribution table BT by the bit separating part 13, and high-order and low-order quantized Hadamard transform coefficients are obtained.例文帳に追加

量子化アダマール変換係数をビット分離部１３においてビット配分テーブルＢＴに基きビット分離し、上位量子化アダマール変換係数と下位量子化アダマール変換係数を求める。 - 特許庁

The D/A converter selects an output of a resistance string 10 with a high-order m-bit signal of an input digital signal and performs conversion into a pair of analog signals VH and VL having a width of low-order n bits.例文帳に追加

入力デジタル信号の上位ｍビットの信号により、抵抗ストリング１０からの出力を選択して下位ｎビットの分の幅を持つ一対のアナログ信号ＶＨ、ＶＬに変換する。 - 特許庁

Thus, an error of one bit can be corrected in the high-order 4 bits of the Y signal having a large influence, and while utilizing effectively an unused low-order bit, the Y signal can be protected from an error.例文帳に追加

このようにすることで、影響の大きいＹ信号の上位４ビットに対する１ビットの誤り訂正が可能となり、使用していない下位ビットを有効に活用しながらＹ信号のエラー保護が実現される。 - 特許庁

The memory 531 stores the high-order 5 bits of image data Cd in which gray scales of respective pixels are specified with 10 bits, and the stored 5-bit image data are read out in a period which is 1 field later and in which the image data Cd are not input.例文帳に追加

第１メモリ５３１は、各画素の階調を１０ビットで指定する画像データＣdのうち、上位５ビットを記憶するとともに、記憶した５ビットの画像データを、１フィールド経過後であって画像データＣdが入力されていない期間に読み出す。 - 特許庁

The memory 524 stores the high-order 5 bits of image data Cd in which gray scales of respective pixels are specified with 10 bits, and the stored 5-bit image data are read out in a period which is 1 field later and in which the image data Cd are not input.例文帳に追加

メモリ５２４は、各画素の階調を１０ビットで指定する画像データＣdのうち、上位５ビットを記憶するとともに、記憶した５ビットの画像データを、１フィールド経過後であって画像データＣdが入力されていない期間に読み出す。 - 特許庁

In a rate comparison section 131, both the ideal number of transmission bits and the number of transmission bits per OFDM symbol in the actual packet are compared, the difference thereof is determined, and said difference is outputted to a high-order layer interface section 120.例文帳に追加

レート比較部１３１では、理想的な伝送ビット数と実際のパケットにおける１ＯＦＤＭシンボル当たりの伝送ビット数との双方のビット数とを比較し、その差分を求め、その差分を上位レイヤインターフェース部１２０に対して出力する。 - 特許庁

A storage means stores bit strings denoting numerals (FF, F6, 8E), a carrying means carries up the bit strings and a replacement means replaces the bit strings filled, by predetermined bits according to the carrying up with all the bit strings before carrying up or parts of high-order bits of the bit strings.例文帳に追加

所定語長の数値（ＦＦ、Ｆ６、８Ｅ）を表すビット列を記憶手段に記憶し、桁上げ手段によりビット列を桁上げし、その桁上げにより予め決められたビットで埋められたビット列を、置換手段により桁上げ前のビット列の全部又は上位桁側の一部に置換する。 - 特許庁

The video signal Sb is obtained by adding to a lowest bit of the high order 10 bits of the video signal Sin 1 when lower 2 bits of the video signal Sin are "10" or more and 0 when they are lower than "10", and state information is superimposed on the video signal Sb.例文帳に追加

映像信号Ｓｂは、映像信号Ｓinの上位１０ビットの最下位ビットに、映像信号Ｓinの下位２ビットが「１０」以上のとき１を加算し、「１０」より小さいとき０を加算したものであり、状態情報が重畳されている。 - 特許庁

To provide a method for transmitting data, comprised of bits with higher priority and bits with lower priority output from a coder, using a high- order modulator, where a bit stream comprised of at least 3 bits represents one symbol and includes a first bit part having higher reliability and a second bit part with lower reliability.例文帳に追加

少なくとも３ビットからなるビット列が１つのシンボルを表し、前記ビット列が信頼度の高い第１ビット部分及び相対的に信頼度の低い第２ビット部分を含む高次数変調器を使用して、符号器から出力される重要度の高いビット及び相対的に重要度の低いビットから構成されたデータを伝送する方法を提供する。 - 特許庁

A logarithmic conversion high-order bit string generation section detects a bit the logic of which is "1" and positioned at the top among respective bits of inputted data B as an active bit and defines binary data indicating this bit position S as a logarithmic conversion high-order bit string D.例文帳に追加

対数変換上位ビット列生成部が、入力データＢの各ビットのうち論理“１”となっている最も上位に位置するビットをアクティブビットとして検出し、このビット位置Ｓを表すバイナリデータを対数変換上位ビット列Ｄとする。 - 特許庁

Meanwhile, when no matching of high-order bits is determined by the high-order bit determination unit 12, a range of pixel values in the partial image region is obtained by a value range calculation unit 13 and the number of values to be changed is set by a number-of-values setting unit 14 in accordance with the range of values.例文帳に追加

また、上位ビット判定部１２によって上位ビットの一致が判定されなかった場合には、値範囲算出部１３で部分画像領域の画素の値が取る範囲を算出し、その値の範囲に従って、値数設定部１４が変換すべき値の数を設定する。 - 特許庁

A D/A conversion block 210 of a first stage adds current segments to perform D/A conversion of high-order bits, a D/A conversion block 220 of a second stage shunts one current segments of the first stage to perform D/A conversion of low-order bits, and addition to the current output of the first stage is carried out.例文帳に追加

１段階目のＤ／Ａ変換ブロック２１０では電流セグメントを加算することにより上位ビットのＤ／Ａ変換を行い、さらに１段階目の１つの電流セグメントを２段階目のＤ／Ａ変換ブロック２２０で分流することで下位ビットのＤ／Ａ変換を行い、１段階目の電流出力と加算する。 - 特許庁

The processing parameter table 107 groups IP address whose prescribed high-order bits are in common as one group and sets processing parameters such as input output levels and validity/invalidity of an echo canceller.例文帳に追加

処理パラメータテーブル１０７には、上位所定ビットが共通するＩＰアドレスを１グループとし、グループ毎に入出力レベルやエコーキャンセラーの有効／無効等といった処理パラメータが設定されている。 - 特許庁

The comparator CMP1 decides whether an input voltage VIN is lower than the reference voltage V22, and outputs a signal D1 of high-order bits based on the decision result.例文帳に追加

コンパレータＣＭＰ１は、入力電圧ＶＩＮが基準電圧Ｖ２２よりも低いか高いかを判定し、その判定結果に基づき上位ビットの信号Ｄ１を出力する。 - 特許庁

By supplying data signals corresponding to high-order bits of the digital display data to the other sub-pixel 10, a level in a selection period of one pixel can be fixed and a simple driving circuit is obtained.例文帳に追加

なお、他方の副画素１０に対し、デジタル表示データの上位ビットに対応するデータ信号を供給することで、１画素の選択期間中におけるレベルを固定でき、簡素な駆動回路で実現できる。 - 特許庁

Differential value tables 8-10 store the differential values of output parameters corresponding to adjacent apexes located on the common side of the unit tetrahedron and unit solid and output differential values corresponding to the high-order bits of input parameters.例文帳に追加

差分値テーブル８〜１０は、単位４面体と単位立方体の共通の辺上に位置する隣接頂点に対応する出力パラメータの差分値を格納しており、入力パラメータの上位ビットに対応する差分値を出力する。 - 特許庁

To efficiently notify a user apparatus whose resource should be used in order to transmit control information requiring high quality though the number of bits is small by an uplink.例文帳に追加

ビット数は少ないが高い品質を要する制御情報を上りリンクで伝送するのにどのリソースが使用されるべきかをユーザ装置に効率的に通知すること。 - 特許庁

A register string 2 for generating a reference voltage Vref to be compared with an analog input signal Vin is folded (n) times or multiple times corresponding to a number (n) of high-order bits of an output bit ADB of the relevant ADC.例文帳に追加

アナログ入力信号Ｖinと比較する基準電圧Ｖref を生成するレジスタストリング２が、当該ＡＤＣの出力ビットＡＤＢの上位ビット数ｎに対応して２^n 回もしくはその倍数回折り返されている。 - 特許庁

A reading control section 40 updates output-phase information composed of the (m) bits, and supplies the FIFO buffer 10 with the bit row composed of the high-order (j) bit in the output-phase information as the reading address.例文帳に追加

読み出し制御部４０は、ｍビットからなる出力位相情報を更新し、出力位相情報における上位ｊビットからなるビット列を読み出しアドレスとしてＦＩＦＯ１０に供給する。 - 特許庁

Then, the latch circuit 40 in the column ADC circuit is configured to have a storage capacity capable of storing the digital data of a block having a larger number of bits among the high- and low-order blocks.例文帳に追加

そして、カラムＡＤＣ回路のラッチ回路４０を、上位ブロックと下位ブロックとのうちビット数が大きい方のブロックのデジタルデータが格納可能な記憶容量のラッチ回路で構成する。 - 特許庁

A comparator compares a voltage level of reference voltage V_H×V_L that an initial-stage D/A converter 1 generates in accordance with digital data of high-order m-bits, and outputs a comparison signal CS.例文帳に追加

比較器４は、初段Ｄ／Ａコンバータ１が上位ｍビットのデジタルデータに応じて生成する基準電圧Ｖ_Ｈ ・Ｖ_Ｌ の電圧レベルを比較し、比較信号ＣＳを出力する。 - 特許庁

When the (N-1)th bit of the dividend is 1 and the (2N-M-1)th bit of the dividend is zero, 1 is subtracted from a value to be expressed by (2N-M) to (X-1)th bits of the dividend and a result as a high-order bit of the quotient is obtained (78).例文帳に追加

被除数の（Ｎ−１）番目のビットが１であり、被除数の（２Ｎ−Ｍ−１）番目のビットが０であれば、被除数の（２Ｎ−Ｍ）から（Ｘ−１）番目のビットで表す値から１を減じ、商の上位ビットとしての結果を得る（７８）。 - 特許庁

A counter 33 counts outputs from the decoder 32 and outputs a delay signal when the count result reaches the number nc (the number decided according to data DH of the high-order 4 bits of the digital value).例文帳に追加

カウンタ３３は、デコーダ３２の出力を計数し、計数結果が設定された回数nc（ディジタル値の上位４ビットのデータＤHにより決まる回数）と等しくなったとき遅延信号を出力する。 - 特許庁

Then Lo/Hi decision on potential levels at connection points between the constant-current sources 320 to 323 and transistors N20 to N23 are made, and decision signals thereof are encoded by an encoder 35 to output signals D3 and D2 of high-order two bits.例文帳に追加

定電流源３２０〜３２３とトランジスタＮ２０〜Ｎ２３との接続点の電位レベルがＬｏ／Ｈｉ判定され、その判定信号がエンコーダ３５によりエンコードされ、上位２ビット分の信号Ｄ３，Ｄ２が出力される。 - 特許庁

Thus, a first shift circuit 24 performs shifting and high-order 16 bits are stored in a memory circuit 25 for data.例文帳に追加

ブロック全てのデータをデータ用メモリ回路２５に記憶したら、順次読み出し、シフト量をブロック中の最低値に調整し、再度データ用メモリ回路２５に記憶する。 - 特許庁

In a cycle B, the image data read out in the cycle A are transferred by using a data bus (D8 to D15) of the high-order 8 bits and a liquid crystal driver 6 latches the data of D8 to D15 in a fall of SLCK (shift clock).例文帳に追加

Ｂのサイクルでは、Ａのサイクルで読み出した画像データを上位８ビットのデータバス（Ｄ８〜Ｄ１５）を使用して転送し、液晶ドライバ６は、ＳＣＬＫ（シフトクロック）の立下りでＤ８〜Ｄ１５のデータをラッチする。 - 特許庁

To shorten conversion cycles of a sequential comparison type AD conversion device with n-bit resolution by using high-order (m) bits of a last conversion result for 3rd continuous conversion and later.例文帳に追加

ｎビット分解能を有する逐次比較型ＡＤ変換装置において、３回目以降の連続変換の際に、前回の変換結果の上位ｍビットを利用して、変換サイクルを短縮する。 - 特許庁

In the digital/analog converter, high-order m bits of a digital signal DI are given to a selector 20, and a pair of adjacent lower limit voltage VL and upper limit voltage VH are selected from (2^m+1) kinds of gradation voltage created by a resistor voltage divider 10.例文帳に追加

ディジタル信号ＤＩの上位ｍビットはセレクタ２０に与えられ、抵抗分圧器１０で生成される２^ｍ＋１種類の階調電圧の中から隣接する１対の下限電圧ＶＬと上限電圧ＶＨが選択される。 - 特許庁

To maintain a quality of some degree without the need for decoding packets including good many lower-order bits and to attain a scalable encoding and decoding from high quality to low quality.例文帳に追加

可成り多くの下位ビットのパケットを復号しなくても、ある程度の品質を保持でき、高品質から低品質までのスケーラブルの符号化復号化を可能とする。 - 特許庁

Input data are stored by one line through an input processing unit 17 and high-order bits of one-pixel data are written to frame display sub-pixels in a unit pixel 12 through an output processing unit 19 to be displayed for a one-frame period.例文帳に追加

入力データは、入力処理部１７において、１ライン分記憶され、１画素データの上位ビットが出力処理部１９を介し、単位画素１２の中のフレーム表示サブ画素に書き込まれ１フレーム期間表示される。 - 特許庁

An adder 32 adds a random value from a random value generating circuit 30 to high-order N bits in the Q output from the DFF 28 and applies an addition result to the comparator circuit 24.例文帳に追加

加算器３２は、ランダム値発生回路３０からのランダム値をＤＦＦ２８のＱ出力の上位Ｎビットに加算し、加算結果を比較回路２４に印加する。 - 特許庁

A writing control section 30 updates input-phase information composed of (m) bits, and supplies the FIFO buffer 10 with a bit row composed of a high-order (j) bit (j<m) in the input-phase information as the writing address.例文帳に追加

書き込み制御部３０は、ｍビットからなる入力位相情報を更新し、入力位相情報における上位ｊビット（ｊ＜ｍ）からなるビット列を書き込みアドレスとしてＦＩＦＯ１０に供給する。 - 特許庁