「high- order bits」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

In a 1st step 11, four bits as an element of a 16×16 matrix table specified with a row number which is the high-order four bits of an 8-bit input bit array and a column number which is the low-order four bits are outputted.例文帳に追加

第１ステップ１１においては、８ビットの入力ビット列の上位４ビットを行番号、下位４ビットを列番号として、これら行番号と列番号で指定される１６×１６行列テーブルの要素である４ビットを出力する。 - 特許庁

The encoders 2D1 and 2D2 performs predictive encoding of differences Δ(L+R) and Δ(L-R) between a sum signal (L+R) and a difference signal (L-R) of high-order 16 bits among 24 bits and transmits low-order 8 bits as they are through a recording medium and a communication medium.例文帳に追加

エンコーダ２Ｄ１、２Ｄ２はそれぞれ２４ビットの内、上位１６ビットの和信号（Ｌ＋Ｒ）、差信号（Ｌ−Ｒ）の差分Δ（Ｌ＋Ｒ）、Δ（Ｌ−Ｒ）を予測符号化するとともに、下位８ビットをそのまま記録媒体や通信媒体を介して伝送する。 - 特許庁

Then the lower-order bits of the input digital signal are replaced with the reproduced high frequency adjustment component to produce a signal whose high frequency component is adjusted.例文帳に追加

次に、入力ディジタル信号の下位ビットを、再生された高周波調整成分で置換して高周波調整済み信号を生成する。 - 特許庁

The high-order one or more bits in the sub-overlay network ID also indicate the sub-overlay network ID of a sub-overlay network at the high hierarchical level corresponding to the number of the one or more bits.例文帳に追加

サブオーバーレイネットワークＩＤの上位ビットは、当該上位ビットのビット数に対応した上位の階層のサブオーバーレイネットワークのサブオーバーレイネットワークＩＤも示す。 - 特許庁

A descriptor has descriptions of an address(high) and an address(low) representing high order 32 bits and low order 32 bits of the recording start address of a corresponding packet on the memory, respectively, and 16-bit length representing the packet length, and also has the description of a delay representing a delay time for adjusting the interval of the DMA transfer of the packet.例文帳に追加

ディスクリプタには、対応するパケットのメモリにおける記録開始アドレスの上位３２ビットを示すaddress(high)および下位３２ビットを示すaddress(low)、並びにパケット長を示す１６ビットのlengthが記述され、さらにパケットのDMA転送の間隔を調整するための遅延時間を示すdelayが記述されている。 - 特許庁

When a CPU 1 having the data bus size of 16 bits tries to read all the data outputted from a free run timer 5 having the data bus size of 32 bits, in read access for the CPU 1 to read high-order 16 bits, an address decoder 3 holds low-order 16 bits outputted by the free run timer 5 in a register 23.例文帳に追加

データバスサイズが１６ビットのＣＰＵ１が、データバスサイズ３２ビットのフリーランタイマ５より出力されるデータを全て読み出そうとする場合、アドレスデコーダ３は、ＣＰＵ１が上位側１６ビットを読み出すリードアクセスにおいて、フリーランタイマ５が出力する下位１６ビットのデータをレジスタ２３によって保持させる。 - 特許庁

In a transmission apparatus 10A, when transmitting the signal of three or more bits by one symbol, if a retransmission request is received from the radio station of a communicating party, bits (high-order bit) hard to generate errors provided by processing in a modulation part 11 are not retransmitted but only bits (low-order bits) easy to generate errors are retransmitted.例文帳に追加

送信装置１０Ａでは、１シンボルで３ビット以上の信号を伝送する場合に、通信相手の無線局からの再送要求信号を受信したとき、変調部１１での処理により得られた誤りの生じ難いビット（上位ビット）は再送せず、誤りの生じ易いビット（下位ビット）のみを再送する。 - 特許庁

Meanwhile, the low order 4-bit data of the added data is stored in the black memory 270 with the low order 4-bit data defined as high order 4-bit data in the black memory 270 and with 0 (zero) as low order four bits in the black memory 270.例文帳に追加

一方、その加算したデータの下位４ビットのデータを黒メモリ２７０における上位４ビットのデータとし、０（ゼロ）を黒メモリ２７０における下位４ビットとして、黒メモリ２７０に記憶させている。 - 特許庁

The main CPU 21 divides the data of 16-bit constitution indicating the number of held balls to the data of high-order 8 bits and the data of low- order 8 bits, transmits control signals indicating these pieces of data in order, and transmits strobe signals corresponding to the respective control signals through respectively different transmission lines.例文帳に追加

メインＣＰＵ２１は、保留玉数を示す１６ビット構成のデータを上位８ビットのデータと下位８ビットのデータとに分割し、これらデータを示す制御信号を順に送信するとともに、各制御信号に対応するストローブ信号をそれぞれ異なる伝送ラインを介して送信する。 - 特許庁

According to the degrees of effect on the sound quality, the error correction code to be added is adjusted with a relatively large ratio for code bits of high degrees of effect or higher-order bits, while the error correction code to be added is adjusted with a relatively small ratio for bits of low degrees of effect.例文帳に追加

音声品質への影響度に応じて、影響度の高い符号ビットや上位ビットに対しては相対的に多い割合で誤り訂正符号を付加し、低いものには相対的に少ない割合で誤り訂正符号を付加する。 - 特許庁

An address supply circuit 1 supplies, as addresses, horizontal and vertical addresses of 9 bits to a first hierarchy memory 2 and supplies, as an address, high-order 8 bits except for the least significant bits of the horizontal address or vertical address to a second hierarchy memory 3.例文帳に追加

アドレス供給回路１は、第１階層メモリ２に対して、９ビットの水平アドレスおよび垂直アドレスをアドレスとして供給するとともに、第２階層メモリ３に対して、水平アドレスまたは垂直アドレスそれぞれの最下位ビットを除く上位８ビットをアドレスとして供給する。 - 特許庁

High-order bits of the Q data are used for control data of coordinate rotation processing and not used for the addresses of the ROM section 22A2.例文帳に追加

Ｑデータの上位ビットを座標回転処理の制御データとして用い、ＲＯＭ部２２Ａ２のアドレスには使用しない。 - 特許庁

The digital analog converter 2 receives high-order three bits of digital data outputted from the adder 12.例文帳に追加

ＤＡ変換器２には、加算器１２から出力されるデジタルデータの上位３ビットが入力される。 - 特許庁

The address setting circuit 4 sets tone color information to high-order 4 bits of an address bus L6 for a PBROM.例文帳に追加

アドレス設定回路４は、ＰＢＲＯＭ用アドレスバスＬ６の上位４ビットに音色情報を設定する。 - 特許庁

To provide a phase change memory cell which can store a plurality of data bits in order to obtain a high density phase change memory.例文帳に追加

高密度の相変化メモリを得るために、複数のデータビットを記憶できる相変化メモリセルを提供する。 - 特許庁

The initial setting data Sset1-Sset5 are stored in the high-order bits of the control resister 22 from the control data storage circuit 25 in response to operation selection information Min.例文帳に追加

動作選択情報Ｍinに応答して制御データ記憶回路２５から初期設定データＳet1〜Ｓet5が、制御レジスタ２２の上位ビットに格納される。 - 特許庁

A first stage D/A converter 1 generates reference voltages VH, VL from digital data of high-order m bits by using the reference voltages VH, VL.例文帳に追加

初段Ｄ／Ａコンバータ１は基準電圧ＶＨ・ＶＬを用いて上位ｍビットのデジタルデータから基準電圧Ｖ_H ・Ｖ_L を生成する。 - 特許庁

A bit width changing means 19 changes the bit width allocation between the high- and low-order bits in accordance with the change of the main scanning speed of the laser light.例文帳に追加

ビット幅可変手段１９は、レーザ光の主走査速度の可変に従って、上位ビットと下位ビットとのビット幅配分を可変する。 - 特許庁

A delay part 205 in an IIR digital filter 200 stores the high-order bits of data outputted from an adding part 204.例文帳に追加

ＩＩＲ型デジタルフィルタ２００内の遅延部２０５は、加算部２０４から出力されるデータの中の上位ビットを格納する。 - 特許庁

The 6th bit (Data 2) from the high-order of input data in 8 bits and the LSB (Data 0) can be replaced with each other to provide an output of data (Data 7, 6, 5, 4, 3', 2') with N (6) bit gradation.例文帳に追加

入力８bitの上位から６bit目（Data2)とＬＳＢ（Data0）との入替を可能とし、Ｎ（６）bit階調のデータ（Data7、6、5、4、3’、2’）を出力する。 - 特許庁

A reference value table 11 stores a reference value P0 of a unit parallelopiped and outputs a reference value corresponding to the high-order bits of input parameters.例文帳に追加

基準値テーブル１１は、単位直方体の基準値Ｐ０を格納しており、入力パラメータの上位ビットに対応する基準値を出力する。 - 特許庁

A first AD conversion circuit 12 converts the input analog signal Vin into a digital value to take out high-order four bits (D9-D6).例文帳に追加

第１ＡＤ変換回路１２は、入力アナログ信号Ｖｉｎをデジタル値に変換し、上位４ビット（Ｄ９〜Ｄ６）を取り出す。 - 特許庁

Then the reproduced high accuracy component is attached to lower-order bits of the n-bit length digital signal to produce a digital signal in (n+m) bit-length.例文帳に追加

次に、再生された高精度成分をｎビット長のディジタル信号の下位ビットに付加し、ｎ＋ｍビット長のディジタル信号を生成する。 - 特許庁

The transistor for generating an analog current in response to high-order bit data Da in 5 bits is configured with 13 unit transistors Q0.例文帳に追加

５ビットの上位ビットデータＤａに応じたアナログ電流を生成するトランジスタを１３個の単位トランジスタＱｏで構成した。 - 特許庁

Error data are added to high-order 8 bits in the 10-bit data, and a comparison section 40 binarizes the data to which the error is added.例文帳に追加

この１０ビットのデータうち上位８ビットに誤差データを加算し、誤差が加算されたデータを比較部４０で２値化する。 - 特許庁

The decoder 1 decodes the high-order four bits and makes one of FET F0-F15 conductive based on the decoding result.例文帳に追加

デコーダ１は上位４ビットをデコードしデコード結果に基づいてＦＥＴ・Ｆ０〜Ｆ１５のいずれかをオンとする。 - 特許庁

The constant is expressed by a binary fixed- point number and a plurality of high order bits are consecutively zero.例文帳に追加

定数は２進数の固定小数点数で表されるとともに複数の上位ビットが連続して０になっている。 - 特許庁

The program of the DRAM (2)10 is accessed by using high order bits [15:8] of a DRAM data bus [15:0]21.例文帳に追加

ＤＲＡＭ（２）１０のプログラムにアクセスする場合はＤＲＡＭデータバス［１５：０］２１の上位ビット［１５：８］を使用してアクセスする。 - 特許庁

In a step S702, each of bits forming the data of the maximum value is searched from its high order (from MSB).例文帳に追加

そしてステップＳ７０２において、この最大値のデータを構成する各ビットを上位から（ＭＳＢから）調べる。 - 特許庁

On the display unit side, on the other hand, the high-order bits of the processed image data supplied from the image generation unit are stored in a 2nd memory (31).例文帳に追加

一方、表示ユニット側では、画像生成ユニットから供給された処理画像データの上位ビットを第２メモリ（３１）に記憶する。 - 特許庁

When high-order bits match, the comparator section 14 gives an enable signal 25 to a subtractor 15 and to a distance detection section 16.例文帳に追加

そして、この上位ビットが一致すると、イネーブル信号２５を、減算器１５および距離検出部１６へ送出する。 - 特許庁

A host address comparison section 14 compares high-order bits up to bits higher by one digit from a distance (difference) of both a read address 21 at all times and a write address 22 causing an initializing condition.例文帳に追加

上位アドレス比較部１４は、読み出しアドレス２１および書き込みアドレス２２のうち、イニシャライズ条件となる両アドレスの距離（差分）より１桁上のビットまでの上位ビットを常に比較している。 - 特許庁

Three bits of the high-order are allocated to color adjustment, magnification variation, and background composition, and flags are set to respective bits according to specification of an inhibition rule.例文帳に追加

この上位４ビットのうち３ビットはそれぞれ色調整を許可するか、変倍を許可するか、背景合成を許可するか、に割り当てられており、禁則ルールの指定に応じてそれぞれのビットにフラグが立つ。 - 特許庁

A decoder 1 converts the two high-order bits of an image data inputted to an input terminal 11 into signals SC1 to SC4 of 4 bits and outputs them to counters 2 to 5.例文帳に追加

入力端子１１に入力された画像データの上位２ビットをデコーダ１で４ビットの信号ＳＣ１〜ＳＣ４に変換し、カウンタ２〜５に出力する。 - 特許庁

The encoder device, in its rounding processing unit, shifts bits in an N-bit string, with low-order bits (N>M) truncated, representing pixel values of the high frequency irregular image component to the right to compress it.例文帳に追加

エンコーダ装置は丸め処理部にて高周波不規則画像成分のピクセル値を表現するＮビット列のうち下位（Ｎ＞Ｍ）ビットを切り捨てて右ビットシフトさせることによって圧縮する。 - 特許庁

Receiving an RGB signal, a bit number selection section 21 of a color conversion processing section 15 selects high-order bits (N00-N22) depending on the kind of an image such as a character, a dot and a photo from 8 bits denoting each coordinate component.例文帳に追加

色変換処理部１５において、ＲＧＢ信号が入力されると、ビット数選択部２１によって各座標成分を表す８ビットから、文字・網点・写真などの画像の種類に応じた上位ビット（Ｎ_00〜Ｎ_22）を選択する。 - 特許庁

Data processing apparatuses (1, 4) execute replacement of high order side bits of pixel data so that change of the high order side bits between the respective pieces of data in input image data becomes less when data is written in a memory (2) in response to memory access.例文帳に追加

データ処理装置（１、４）は、メモリアクセスに応答してメモリ（２）にデータを書き込むとき、入力された画像データ内の各画素データ間における上位側ビットの変化が少なくなるように画素データの上位側ビットの置き換えを実行する。 - 特許庁

The access section 22 accesses a lookup table corresponding to the kind of the image expressed in the RGB signal and reads a value of the table corresponding to the high-order bits of each coordinate component on the basis of number of the high-order bits selected by the bit number selection section 21.例文帳に追加

そしてＲＧＢ信号の画像の種類に応じたルックアップテーブルにアクセスを行い、ビット数選択部２１によって選択された上位ビットの数に基づいて、各座標成分の上位ビットに対応するテーブル値を読み出す。 - 特許庁

A block of them is added to the sequential comparison type AD conversion device to automatically decide the matching high-order (m) bits of the last conversion result and use the high-order (m) bits of the last conversion result, thereby shortening conversion cycles.例文帳に追加

これらのブロックを、逐次比較型ＡＤ変換装置に追加することにより、前ｉ回の変換結果の一致上位ｍビットを自動的に判別し、前ｉ回の変換結果の上位ｍビットを利用することで変換サイクルを短縮する。 - 特許庁

A color conversion table access section 22 is provided with lookup tables by each kind of images storing table values representing coordinate components expressed in the high-order bits only for combination of the coordinate components expressed in the high-order bits.例文帳に追加

色変換テーブルアクセス部２２は、上記上位ビットで表される座標成分の組み合わせについてのみ、対応するＣＭＹ信号の座標成分を表すテーブル値が格納されたルックアップテーブルを、画像の種類ごとに備えている。 - 特許庁

When all bits of the low-order counter 2a are reset to "1" from "0", a high-order counter 2b for carry is incremented for one at a time from the low-order bit in the above counting operation.例文帳に追加

上記カウント動作において、下位カウンタ２ａの全ビットが「０」から「１」にリセットされるとき、桁上がり用の上位カウンタ２ｂを下位ビットから１つずつインクリメントとする。 - 特許庁

The semiconductor memory device having a function of masking a high-order or a low-order bit of all the bits of write data during a normal operation includes a mask control circuit for masking all the bits of the write data during a testing operation.例文帳に追加

書き込みデータの全ビットのうち上位ビット或いは下位ビットのいずれかを通常動作時にマスク可能な機能を有する半導体記憶装置は、テスト動作中は書き込みデータの全ビットをマスク可能にするマスク制御回路を含むことを特徴とする。 - 特許庁

Then, the data processing apparatus generates the compressed data by performing run length compression transform processing on the replaced data, and generates image compression data in which non-compression data of low order side bits of the pixel data is combined with the compression data of the high order side bits.例文帳に追加

そして、前記データ処理装置は当該置き換えたデータに対してランレングス圧縮変換処理を行うことで圧縮データを生成し、当該画素データの下位側ビットの非圧縮データと前記上位側ビットの前記圧縮データとを結合した画像圧縮データを生成する。 - 特許庁

When instruction decoders 409a-409c decode a branching instruction, high-order 29 bits of a PC relative value contained in this branching instruction are sent to a host PC computing element 411 and low-order 3 bits of the PC relative value are sent to a slave PC computing element 405.例文帳に追加

命令デコーダ４０９ａ〜４０９ｃが分岐命令をデコードすると、当該該分岐命令に含まれるＰＣ相対値の上位２９ビットが上位ＰＣ演算器４１１に送られ、ＰＣ相対値の下位３ビットが下位ＰＣ演算器４０５に送られる。 - 特許庁

When an image is input, an address of the LUT memory 14 to be referred to is found with the high-order U bits of RGB data that the input image has, and a parameter for interpolating colors after color conversion is specified with the low-order L bits.例文帳に追加

そして、画像を入力すると、入力した画像が有するＲＧＢデータの上位Ｕビットによって、ＬＵＴメモリ１４を参照するアドレスを求め、下位Ｌビットによって、色変換後の色を補間するためのパラメータを特定する。 - 特許庁