「input/ output buffer」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

MULTIPLE ADDRESS CELL CONTROL SYSTEM AND METHOD FOR INPUT OUTPUT BUFFER TYPE ATM SWITCH例文帳に追加

入出力バッファ型ＡＴＭスイッチの同報セル制御方式および方法 - 特許庁

BUFFER CONTROLLER, GENERAL PURPOSE PORT CONTROLLER, INPUT/OUTPUT SYSTEM AND INFORMATION PROCESSOR例文帳に追加

バッファ制御装置、汎用ポート制御装置、入出力システム、情報処理装置 - 特許庁

FRAME BUFFER DEVICE PROVIDED WITH DIGITAL IMAGE INPUT- OUTPUT AND IMAGE DISPLAY DEVICE例文帳に追加

デジタル画像入出力を備えるフレームバッファ装置および画像表示装置 - 特許庁

Or connecting the input terminal 1 to the noninverting input of the buffer amplifier B and providing an output of the buffer amplifier B to the inverting input configure another output capacitance increase circuit.例文帳に追加

或いは、入力端子１をオペアンプＯＰの非反転入力に接続し、バッファアンプＢの出力を反転入力に入力して、別の出力容量拡大回路にできる。 - 特許庁

Output data of a logic circuit LGA is outputted to the input/output terminal I/O through the output buffer BUFA.例文帳に追加

論理回路ＬＧＡの出力データは出力バッファＢＵＦＡを通して入出力端子Ｉ／Ｏに出力される。 - 特許庁

The computer 10 has a process executor 11, an instructing buffer 12, a converter 13 and an instruction input/output buffer 14.例文帳に追加

制御コンピュータ10は、処理実行部11，命令指示バッファ12、変換部13及び命令入出力バッファ14を有している。 - 特許庁

An input buffer 14 and an output buffer 16 are stopped when they receive the enabling signal EN of L level.例文帳に追加

入力バッファ１４および出力バッファ１６は、Ｌレベルのイネーブル信号ＥＮを受けるとき停止する。 - 特許庁

A data input buffer 1072a and a data output buffer 1072b operate synchronizing with an external clock signal.例文帳に追加

データ入力バッファ１０７２ａおよびデータ出力バッファ１０７２ｂは外部クロック信号に同期して動作する。 - 特許庁

SEMICONDUCTOR DEVICE, OUTPUT CIRCUIT AND METHOD FOR CONTROLLING INPUT/OUTPUT BUFFER CIRCUIT IN SEMICONDUCTOR DEVICE例文帳に追加

半導体装置、出力回路、及び、半導体装置における入出力バッファ回路の制御方法 - 特許庁

The data structure is packed in an output buffer of the host computer based on a description inside the host description, and the output buffer is transferred to an input buffer of a client computer.例文帳に追加

ホスト記述内の記述に基づき該ホストコンピュータの出力バッファ内に該データ構造体をパックし、この出力バッファをクライアントコンピュータの入力バッファに移送する。 - 特許庁

Specifically, an input and output loop control circuit connects or disconnects a connection load comprising an input and output buffer by the value of a loop control register with load for using the input and output buffer as the load.例文帳に追加

具体的には、入出力ループ制御回路が、入出力バッファを負荷として使用するための負荷付きループ制御レジスタの値により入出力バッファで構成される接続負荷の切断・接続を行う。 - 特許庁

To provide an input/output buffer for reducing skew, and to provide its operation method.例文帳に追加

スキューを減少させる入出力バッファ及び動作方法を供給すること。 - 特許庁

The output of the input buffer 3-1 is inputted to an F/F 9 on the next stage.例文帳に追加

入力バッファ３−１の出力は次段のＦ／Ｆ９に入力される。 - 特許庁

Each channel is provided with an input buffer amplifier (12) and an output Ft-doubler circuit (13).例文帳に追加

各チャンネルは、入力バッファ増幅器(12)と出力Ｆｔ−ダブラ回路(13)を備える。 - 特許庁

The bump electrode 4, which is connected directly to the input/output buffer circuit via the pad 2, is located in the vicinity of the input/output buffer circuit.例文帳に追加

パッド２を介在して入力／出力バッファ回路に電気的に接続されるバンプ電極４は、入力／出力バッファ回路の近傍上に設けられている。 - 特許庁

An input/output buffer control circuit 4 controls output states of input/output buffers OISO-OIS15 of SRAM chip SM based on a signal CEsB, a signal OEB, and a signal WEB.例文帳に追加

入出力バッファ制御回路4は、信号CEsBと、信号OEBと、信号WEBとに基づき、SRAMチップSMの入出力バッファOIS0〜OIS15の出力状態を制御する。 - 特許庁

An input/output buffer control circuit 3 controls output states of input/ output buffers OIFO-OIF15 of FLASH memory chip FM based on a signal CEfB, a signal OEB, and a signal WEB.例文帳に追加

入出力バッファ制御回路3は、信号CEfBと、信号OEBと、WEB信号とに基づき、FLASHメモリチップFMの入出力バッファOIF0〜OIF15の出力状態を制御する。 - 特許庁

When data input operation or output operation of the flash memory device is performed, the first data input/output part and the second input/output part are operated alternately keeping the prescribed time interval, they transfer input data to the first page buffer part and the second page buffer part, or output read-out data from the first page buffer part and the second page buffer part to an external device.例文帳に追加

フラッシュメモリ装置のデータ入力動作または出力動作のとき、第１データ入出力部と第２データ入出力部が所定の時間間隔をおいて互いに交互に動作し、第１ページバッファ部及び第２ページバッファ部に入力データを転送し、または第１ページバッファ部及び第２ページバッファ部からの読出しデータを外部装置に出力する。 - 特許庁

The input buffer control circuit activates a plurality of data input buffer circuit, responding to activation of an output signal of the programming register.例文帳に追加

入力バッファ制御回路はプログラミングレジスタの出力信号の活性化に応答して複数のデータ入力バッファ回路を活性化させる。 - 特許庁

An input and output buffer control circuit 9 controls an external output controls in a usual mode so that the external output can be output if an identifying signal P for a fetch instruction is not active as well as the external output can not be output to an address buffer 11 and an input/output data buffer 12 if the identifying signal P for the fetch instruction is active.例文帳に追加

通常のモードでは、入出力バツファ制御回路９は、命令フェッチ認識信号Ｐがアクティブな時アドレス出力バツファ１１およびデータ入出力バツファ１２に対し外部出力をしないように、また命令フェッチ認識信号Ｐがアクティブでないときは出力できるように制御する。 - 特許庁

The output buffer 9 becomes driving force to the SDRAM, and the selector circuit 13 selects the output signal of an input buffer 11 and the switches connection destinations so as to output the output signal.例文帳に追加

出力バッファ９は、該ＳＤＲＡＭに対する駆動の力となり、セレクタ回路１３は、入力バッファ１１の出力信号を選択して出力するように接続先の切り替えを行う。 - 特許庁

A selector circuit 13 selects the output signal of an input buffer 12 and switches connection destinations so as to output the output signal.例文帳に追加

また、セレクタ回路１３は、入力バッファ１２の出力信号を選択して出力するように接続先を切り替える。 - 特許庁

An output voltage of the pre-buffer 4 is fed to the output buffer 2 within a prescribed period after a logic level of digital data is changed and an input parasitic capacitance of the output buffer 2 is charged/discharged.例文帳に追加

デジタルデータの論理が変化してから所定期間内は、プリバッファ４の出力電圧が出力バッファ２に供給され、出力バッファ２の入力寄生容量の充放電が行われる。 - 特許庁

In a semiconductor device 3, input/output buffer circuits BF convert a voltage level.例文帳に追加

半導体装置３において、入出力バッファ回路ＢＦは電圧レベルの変換を行なう。 - 特許庁

CONTROL METHOD FOR INPUT BUFFER SWITCH FABRIC COMMUNICATION DEVICE HAVING VIRTUAL OUTPUT QUEUING例文帳に追加

仮想出力キューイングを有する入力バッファ型スイッチファブリック通信装置の制御手法 - 特許庁

The memory devices also include a column decoder, a data register buffer unit, a row decoder, an erase control unit, and an input/output buffer unit.例文帳に追加

メモリデバイスは、列デコーダ、データレジスタバッファ部、行デコーダ、消去制御部、及び入力／出力バッファ部とを含んでいる。 - 特許庁

The bidirectional terminal 12 including an output buffer 10 and an input buffer 19 is connected to the combined circuit 2.例文帳に追加

組み合わせ回路２には、出力バッファ１０と入力バッファ１９を含む双方向端子１２が接続されている。 - 特許庁

To provide an output buffer circuit, input/output buffer circuit and semiconductor device, capable of reducing noise being caused in supply potential in switching of an output level.例文帳に追加

出力レベルのスイッチング時に電源電位に発生され得るノイズを低減することのできる出力バッファ回路、入出力バッファ回路及び半導体装置を提供する。 - 特許庁

A plurality of write-in drivers are connected respectively to an input/output pad through a corresponding data input buffer.例文帳に追加

複数の書き込みドライバは対応するデータ入力バッファを通じて入出力パッドに各々連結される。 - 特許庁

A buffer circuit included in a memory circuit is equipped with a signal input terminal, a synchronous input buffer having an input terminal connected to the signal input terminal, an asynchronous input buffer having an input terminal connected to the signal input terminal, and a switching circuit outputting selectively an output signal from the synchronous input buffer or the output signal from the asynchronous input buffer according to the operation mode in the memory circuit.例文帳に追加

本発明に係るメモリ回路に装着されたバッファ回路は、信号入力端と、信号入力端に接続された入力端を有する同期入力バッファと、信号入力端に接続された入力端を有する非同期入力バッファと、メモリ回路の動作モードによって同期入力バッファの出力信号または非同期入力バッファの出力信号を選択的に出力するスイッチング回路とを具備する。 - 特許庁

A switch 480 is provided for short-circuiting between a positive input terminal and an output terminal is with respect to the buffer amplifier 452 in which an input signal is input into the positive input terminal, the output terminal is connected to a negative input terminal, and a stabilized output signal is output.例文帳に追加

正入力端に入力信号が入力され、出力端が負入力端に接続され、安定化された出力信号を出力するバッファアンプ４５２に対し、正入力端と出力端を短絡するスイッチ４８０を設ける。 - 特許庁

There are provided switches 4a, 4b on an input/output buffer BFa disposed in an input/output control section IOC serving to input/output signals via pins PN1 to PN8.例文帳に追加

各ピンＰＮ１〜ＰＮ８を介した信号の入出力を司る入出力制御部ＩＯＣ内の入出力バッファＢＦａにスイッチＳＷ４ａ，ＳＷ４ｂを設ける。 - 特許庁

An output buffer 22 comprises transistors TP2 and TN2 connected between the power line and the ground line, and a resistor R2 connected between a node n2 and the input/output terminal 23.例文帳に追加

信号入力モードにおいて、出力バッファ２１，２２によって１つの終端回路を構成する。 - 特許庁

In a non-inverted amplifier, output of the buffer amplifier is input to a negative input terminal thereof as a reference voltage, and a signal input to a positive input terminal thereof is amplified.例文帳に追加

非反転アンプは、バッファアンプの出力が基準電圧として負入力端に入力され、正入力端に入力される信号を増幅する。 - 特許庁

The interface chip IF has a data input/output terminal 16, an input buffer 52 provided between the data input/output terminal and the through electrode TSVW, and an output buffer 51 provided between the data input/output terminal 16 and the through electrode TSVR.例文帳に追加

インターフェースチップＩＦは、データ入出力端子１６と、データ入出力端子と貫通電極ＴＳＶＷとの間に設けられた５２入力バッファと、データ入出力端子１６と貫通電極ＴＳＶＲの間に設けられた出力バッファ５１とを有する。 - 特許庁

The input/output connection circuit 3 includes an analog switch 31 provided between the output terminal of the output buffer 1 and the input terminal of the input buffer 2 and a switch control terminal 32 controlling the conduction of the analog switch 31.例文帳に追加

入出力接続回路３は、出力バッファ１の出力端子と入力バッファ２の入力端子との間に設けられたアナログスイッチ３１と、アナログスイッチ３１の導通を制御するスイッチ制御端子３２と、を備える。 - 特許庁

The buffer circuit is provided with a differential-voltage detection circuit 10, composed of differential amplifier circuits 11, 12, for detecting a differential voltage between an input signal and an output signal during rising of the input signal and a differential voltage between the input signal and the output signal during falling of the input signal.例文帳に追加

入力信号の立ち上がり時と立ち下がり時の入力信号と出力信号との差電圧を検出する差電圧検出回路１１、１２を具備する。 - 特許庁

When the output of the data through the first output port is inhibited, the path switching part 130 makes the first buffer part or the second buffer part output the data input through the first input port through the second output port instead of the first output port.例文帳に追加

経路切替部１３０は、第１の出力ポートを介したデータの出力が禁止されている場合、第１の入力ポートを介して入力されたデータを第１の出力ポートに代えて第２の出力ポートを介して出力させる。 - 特許庁

The first clock input buffer 22_1 buffers a clock input to first clock terminals P_21, P_22 and outputs it to the first clock output buffer 23_1.例文帳に追加

第１クロック入力バッファ２２_１は、第１クロック端子Ｐ_２１，Ｐ_２２に入力されたクロックをバッファリングして第１クロック出力バッファ２３_１へ出力する。 - 特許庁

The arbiter section providing an output permission performs output destination adjustment processing (step A2) that gives output permission to an output port to an input buffer section in a way of no duplication and open port adjustment processing (step A3) where an idle output port not shared by any input buffer section is assigned to the idle input buffer section not acquiring output permission.例文帳に追加

出力許可を与えるアービタ部は出力ポートへの出力許可を重複しないように入力バッファ部に与える出力先調整処理（ステップＡ２）と、どの入力バッファ部にも占有されていないアイドル出力ポートを、出力許可を獲得していないアイドル入力バッファ部に割り当てる空きポート調整処理（ステップＡ３）とを実行する。 - 特許庁

Then, the input of one current buffer is connected to a bus for a serial input and output data signal, and the input of the other current buffer is connected to one bus to three terminals for input, output, and direction control.例文帳に追加

そして、一方の電流バッファの入力にシリアル入出力データ信号のバスにつなぎ、もう一方の電流バッファの入力には入力用、出力用、方向制御用の３つの端子への１本のバスに接続する。 - 特許庁

A sub-buffer circuit receives a real input signal during activating the detection signal and outputs a sub-real output signal to an output terminal of the main buffer circuit.例文帳に追加

サブバッファ回路は、検出信号の活性化中に、リアル入力信号を受け、メインバッファ回路の出力端子にサブリアル出力信号を出力する。 - 特許庁

The video data that are output are temporarily held by an input buffer 172-1, decoded by a decoder 173-1, and output to a frame buffer 174-1.例文帳に追加

出力された映像データを入力バッファ１７２−１に一時的に保持し、デコーダ１７３−１で復号化してフレームバッファ１７４−１に出力する。 - 特許庁

When a signal of logic level 1 reaches an external terminal 91 with a delay time, since a threshold of an input buffer circuit 22 is lower than that of an input buffer circuit 3, the input buffer circuit 22 provides an output of logic level 1 earlier to fix the output buffer circuit 1 to be a state of logic level 1.例文帳に追加

論理”１“の信号がディレータイムを有して外部端子９１に到達すると、入力バッファ回路２２は入力バッファ回路３よりもしきい値が低く設定されているため先に論理”１“を出力し、出力バッファ回路１を論理”１“の状態に固定する。 - 特許庁

The CPU notifies a GPU of address information of an input buffer and an output buffer of each effect sequentially executed by the GPU based on the connection information of the input and output buffers.例文帳に追加

ＣＰＵは、入出力バッファの接続情報をもとに、ＧＰＵにて順次実行されるエフェクト毎の入力バッファおよび出力バッファのアドレス情報をＧＰＵに通知する。 - 特許庁