「input/ output buffer」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

In an output mode, in which an enable signal EN is set at 'H' level, an output data signal D in the preceding stage of an output circuit 10 is supplied to an input section 21, by setting one buffer gate 25 in an input selector section 23 to a conducted state.例文帳に追加

イネーブル信号ＥＮがＨレベルに設定された出力モードでは、入力セレクタ部２３内の一方のバッファゲート２５を導通状態にして、出力回路１０の前段の出力データ信号Ｄを入力部２１へ供給する。 - 特許庁

The video data stored in the input output interface buffer 11a are being read to a data read buffer 13a without interruption under the control of an execution control section 13 and expanded into a switch memory 12 from the data read buffer 13a.例文帳に追加

入出力インタフェースバッファ１１ａに格納されたビデオデータは、実行制御部１３による制御の下で、データ読込みバッファ１３ａへ間断なく読み込み続けられ、データ読込みバッファ１３ａからスイッチメモリ１２に展開される。 - 特許庁

The digital photograph frame includes a frame body, a leg section, a microprocessor, output and input interfaces, an external connection memory device, a multiplexer, a first buffer unit, a second buffer unit, a third buffer unit, a first display panel, a second display panel, and a control panel.例文帳に追加

フレーム本体、脚部、マイクロプロセッサ、出力及び入力インターフェース、外部接続記憶デバイス、マルチプレクサ、第１のバッファユニット、第２のバッファユニット、第３のバッファユニット、第１のディスプレイパネル、第２のディスプレイパネル、及び制御パネルを含む。 - 特許庁

The data are stored in a ring buffer memory 5 at a predetermined input rate, after the readout to a error-correction circuit 9 and error-correction processing are performed, they are again written in the ring buffer memory 5, and then is applied from the ring buffer memory 5 to a decode section 20 at an output rate below the input rate.例文帳に追加

このデータは、リングバッファメモリ５に、所定の入力レートで記憶され、誤り訂正回路９に読み出されて誤り訂正処理がなされた後、再度リングバッファメモリ５に書き込まれ、リングバッファメモリ５から入力レート以下の出力レートで、デコード部２０に供給される。 - 特許庁

The input/output line sense amplifier includes a buffer unit buffering a strobe signal by a supplied first level voltage, a sense amplifier amplifying a signal of an input/output line in response to an output signal of the buffer unit by a supplied second level voltage, and a pre-charge unit pre-charging an output signal of the sense amplifier in response to an output signal of the buffer unit.例文帳に追加

本発明の入／出力ライン感知増幅器は、第１レベル電圧を供給されて、ストローブ信号をバッファリングするバッファ部と、第２レベル電圧を供給されて、前記バッファ部の出力信号に応答して入／出力ラインの信号を増幅する感知増幅器と、前記第１レベル電圧を供給されて、前記バッファ部の出力信号に応答して前記感知増幅器の出力信号をプリチャージさせるプリチャージ部と、を含む。 - 特許庁

To provide a data processing method capable of quickly and efficiently executing a plurality of data processings such as the retrieval and update of huge data by the absolute minimum number of input and output processings using a limited input and output buffer area.例文帳に追加

長大データの検索，更新等の多数のデータ処理を限られた入出力バッファ領域を用いた必要最小限の入出力処理で高速かつ効率良く行えるデータ処理方法を提供すること。 - 特許庁

The current discharge means 25 discharges a current of the output node of the differential amplifier 21 to ground within a prescribed short time from the leading edge of the input signal in response to the input signal and the output signal from the buffer.例文帳に追加

電流排出手段は、入力信号とバッファの出力信号に応答して入力信号の立上りエッジから所定の短時間内に差動増幅器の出力ノードの電流を接地に排出する。 - 特許庁

The input buffers BI1 to BI6 and output buffers BO1 to BO6 are tested in the same test step, by outputting the test output signal TD to the output terminal via the output buffer.例文帳に追加

テスト出力信号ＴＤをセレクタＳ１〜Ｓ６と出力バッファとを経由して出力端子へ出力することにより、入力バッファＢＩ１〜ＢＩ６及び出力バッファＢＯ１〜ＢＯ６を同一のテストステップでテストを実施する。 - 特許庁

The voltage adjustment circuit 120 is connected between the output end of the operation amplifier and the input end of rectifying device, and when the voltage of the output end of the operational amplifier is lower than the voltage of the output end of the buffer amplifier, the voltage of the input end of the rectifying device is made higher than the voltage of the output end of the operational amplifier.例文帳に追加

電圧調整回路１２０は、オペアンプ出力端と整流素子入力端の間に接続されており、オペアンプ出力端の電圧がバッファアンプ出力端の電圧よりも低い場合に、整流素子入力端の電圧をオペアンプ出力端の電圧よりも高くする。 - 特許庁

Each memory module is provided with plural memory devices, a signal input/output part, a buffer, and a control and address bus and the memory devices are successively connected via the buffer to the output line of the buffer, so that signals through the control and address bus are inputted to each memory device with a time difference.例文帳に追加

各メモリモジュールは、複数のメモリ装置、信号入出力部、バッファ、制御及びアドレスバスを具備し、制御及びアドレスバスを通した信号がバッファを経て各メモリ装置に時間差をおいて入力されるようにメモリ装置がバッファの出力ラインに順次に連結される。 - 特許庁

To prevent the operating margin and noise margin of an input buffer circuit which receives the differential output signals D+ and D- of the differential output buffer circuit of an IC from being lowered by reducing the varying width of the actual cross point of the signals D+ and D-.例文帳に追加

ＩＣの差動出力バッファ回路の差動出力信号D+、D-の実際のクロスポイントの変動幅を小さくし、この差動出力信号を受ける入力バッファ回路の動作マージンの低下、ノイズマージンの低下を防止する。 - 特許庁

The image data transferred to the input buffer memory 41 are input to a memory 42 for image rotation according to a write address generated by a write address generation means 44, then output according to a read address generated by a read address generation means 45 and supplied to an output buffer memory 46.例文帳に追加

入力バッファメモリ４１に転送された画像データはライトアドレス生成手段４４が生成するライトアドレスに従って画像回転用メモリ４２に入力された後、リードアドレス生成手段４５によって生成されるリードアドレスに従って出力され、出力バッファメモリ４６に供給される。 - 特許庁

When a test operation mode is designated by the mode signal MOD, each terminal B of the input side selector 15 and the output side selector 17 is selected, and the logic circuit 16 is disconnected, and the input buffer 14 and the output buffer 19 are connected together in one-to-one correspondence through a bypass circuit 18.例文帳に追加

モード信号ＭＯＤで試験動作モードを指定すると、入力側セレクタ１５と出力側セレクタ１７の端子Ｂが選択され、論理回路１６が切り離されて、バイパス回路１８を介して入力バッファ１４と出力バッファ１９が１対１に接続される。 - 特許庁

Each scan driving unit consists of a plurality of flip-flops and a plurality of buffer units each receiving an output of the flip-flop as an input.例文帳に追加

各分割走査部は、複数のフリップフロップと複数のフリップフロップの出力を各々入力として有する複数のバッファー部とからなる。 - 特許庁

Or a buffer amplifier for enhancing the reflection characteristic enhancement is connected to an input terminal and an output terminal of the compensation purpose band-pass filter.例文帳に追加

あるいは、反射特性改善用のバッファアンプを、前記補償用帯域通過フィルタの入力端子側および出力端子側に接続する。 - 特許庁

Data in which one data unit in an external SDRAM 6 comprises a plurality of bits are temporarily recorded in an input/output data buffer 4.例文帳に追加

外部ＳＤＲＡＭ６における一つのデータ単位が複数のビットにより構成されるデータは入出力データバッファ４に一時記録される。 - 特許庁

To reduce possibility to discard a cell and to reduce required capacity of an input/output buffer by shortening a system changeover time.例文帳に追加

系切り替え時間を短縮することにより、セル廃棄が発生する可能性を低くするとともに入出力バッファの必要量を少なくする。 - 特許庁

The control circuit controls the order and the number of times of inputting/outputting data between the buffer memory and the random data input/output circuit.例文帳に追加

制御回路は、バッファメモリとランダムデータ入出力回路との間に入出力されるデータの順序と回数とをセクタ単位に調整する。 - 特許庁

The control circuit controls the order and the number of times of inputting/outputting data between the buffer memory and the random data input/output circuit.例文帳に追加

制御回路は、バッファメモリとランダムデータ入出力回路との間に入出力されるデータの順序と回数とをセクタ単位に調整する。 - 特許庁

To reduce input/output processing load when reflecting the contents of a buffer in a host computer to a database area in a minor storage device sub-system.例文帳に追加

ホストコンピュータのバッファの内容を副記憶装置サブシステム上のデータベース領域へ反映させる際に入出力処理負荷を低減させる。 - 特許庁

A differential input circuit part and an output circuit part, which constitute the buffer amplifier for the single power source, incorporate respective independent DC bias circuits.例文帳に追加

単一電源用バッファアンプを構成する差動入力回路部と出力回路部に、それぞれ独立した直流バイアス回路を内蔵する。 - 特許庁

Also for the reference current, its input impedance is decreased, and its output impedance is increased to be buffered into the regulated cascode buffer.例文帳に追加

レファレンス電流も入力インピーダンスは減少させ出力インピーダンスは増加させることによって、レギュレイティドカスコードバッファーによってバッファリングされる。 - 特許庁

A buffer 15 includes a signal input terminal 15a connected with a macro 11, and a signal output terminal 15b connected with a pad 21.例文帳に追加

バッファ１５は、マクロ１１に接続される信号入力端子１５ａと、パッド２１に接続される信号出力端子１５ｂとを備える。 - 特許庁

To reduce the load of input and output processings when reflecting the content of a buffer in a host computer to a database area on a storage device subsystem.例文帳に追加

ホストコンピュータのバッファの内容を記憶装置サブシステム上のデータベース領域へ反映させる際に入出力処理負荷を低減させる。 - 特許庁

Thus, even if abnormality cannot be rightly detected due to a fluctuation in the input threshold value voltages in the output signal levels of the buffer circuits where a signal level of the external terminal 102 is a level close to the input threshold value voltage of one buffer circuit, the abnormality can be rightly detected by the output signal level of another one buffer circuit.例文帳に追加

したがって、外部端子１０２の信号レベルが一方のバッファ回路の入力閾値電圧に近いレベルであってそのバッファ回路の出力信号レベルでは、入力閾値電圧のばらつきのために、異常を正しく検出できない場合でも、もう一方のバッファ回路の出力信号レベルにより異常を正しく検出することができる。 - 特許庁

The buffer circuit in the logic circuit block 200 is made a buffer circuit 207 with a select function, in addition to the input terminal of the proper buffer circuit controlled by the output terminal of the NOR circuit 203, an input terminal controlled by the output terminal Q of the scan flip flop 103 for latching the data for scan test from the SCAN_IN terminal is provided.例文帳に追加

組合せ論理回路ブロック２００内のバッファ回路をセレクト機能付きのバッファ回路２０７とし、ＮＯＲ回路２０３の出力端子から制御される本来のバッファ回路の入力端子に加えて、ＳＣＡＮ＿ＩＮ端子からのスキャンテスト用のデータをラッチするスキャンフリップフロップ１０３の出力端子Ｑから制御される入力端子を設けた。 - 特許庁

This buffer part 110 stores data input through the first input port, and outputs the stored data through the first output port, and deletes the data.例文帳に追加

第１のバッファ部１１０は、第１の入力ポートを介して入力されたデータを記憶し、当該記憶しているデータを第１の出力ポートを介して出力し且つ当該データを消去する。 - 特許庁

Input buffer sections 1-1 to 1-N correspond to input channels 1-N, form a block sequentially from packets with high priority addressed to a same output path and transmit assembled data.例文帳に追加

入力バッファ部１−１〜１−Ｎは、入力回線１〜Ｎに対応し、同一出力方路宛の優先度の高いパケットから順にブロックを形成し組み立てたデータを送出する。 - 特許庁

To provide an input buffer circuit capable of saving a power, and reducing the fluctuation of an output signal due to the fluctuation of the DC components and amplitude of an input signal.例文帳に追加

省電力化が可能であり、かつ、入力信号の直流成分および振幅の変動に対する出力信号の変動を抑制する入力バッファ回路を提供する。 - 特許庁

And, the input buffer circuit 21 compares input voltage DIN of write-in data with the reference voltage VREF, and outputs output data in accordance with the comparison result to an internal circuit.例文帳に追加

そして入力バッファ回路２１は、書込みデータの入力電圧ＤＩＮを基準電圧ＶＲＥＦと比較し、その比較結果に応じた出力データを内部回路へ出力する。 - 特許庁

The buffer amplifier 109 includes a chopper amplifier 110 with an inversion input edge connected to an output edge and a non-inverting input edge connected to the hold capacitor 112.例文帳に追加

バッファアンプ１０９は、非反転入力端がホールドコンデンサ１１２に接続されているとともに反転入力端が出力端に接続されているチョッパアンプ１１０で構成されている。 - 特許庁

First and second input buffer circuits receive N least significant bits (N is any natural number) and N most significant bits respectively out of M bit data inputted through input/output pins.例文帳に追加

第１、第２入力バッファ回路は、前記入出力ピンを通じて入力されたＭビットデータのうち、Ｎ個の下位ビット（Ｎは自然数）、Ｎ個の上位ビットを各々受け入れる。 - 特許庁

Transistors which have the same thicknesses as those of the transistors and a lower threshold voltage than those of the transistors are used for input buffers 11-13 and the input/output buffer 26 surrounded by bold lines.例文帳に追加

太線で囲まれる入力バッファ１１〜１３、入出力バッファ２６は、同じ厚膜トランジスタであって当該トランジスタよりも低い閾値電圧を有するトランジスタを用いる。 - 特許庁

A clock phase change means selects at least either a clock phase to an output register means disposed before an output buffer means for sending output signals to the semiconductor storage device or a clock phase to an input register means disposed behind an input buffer means for receiving input data from the semiconductor storage device.例文帳に追加

そして、半導体記憶装置への出力信号を送出する出力バッファ手段の前段に設けられた出力側レジスタ手段へのクロック位相、及び、半導体記憶装置からの入力データを受信する入力バッファ手段の後段に設けられた入力側レジスタ手段へのクロック位相の少なくとも一方を、クロック位相変化手段によって選定させることを特徴とする。 - 特許庁

A master flip-flop section 2 selects whether to output the data signal from the input buffer section 1 or to retain the data signal being output in response to second control clocks N1 and N2.例文帳に追加

マスタフリップフロップ部２は、第２制御クロックＮ１、Ｎ２に応じて入力バッファ部１からのデータ信号を出力するか、出力中のデータ信号を保持するかを選択する。 - 特許庁

An output control part 104 reads the data addresses out of the output array data part 103 and fetches data out of the input buffer part through the multiplexing control parts 101 and 102.例文帳に追加

出力制御部１０４は、出力配列データ部１０３に記憶されたデータアドレスを読み取り、各多重化制御部１０１、１０２を介して入力バッファ部よりデータを取り出す。 - 特許庁

An input/output switching block 22 mixes and outputs inputted data to a D/A converter 12 and also stores the output of the A/D converter 21 in a data buffer 26.例文帳に追加

入出力切換ブロック２２は入力されるデータをミキシングしてＤ／Ａ変換器１２へ出力すると共に、Ａ／Ｄ変換器２１の出力をデータバッファ２６へ記憶させる。 - 特許庁

To provide a current mode logic buffer circuit in which an output signal from an output is prevented from being oscillated even in an input open state while suppressing a circuit area small.例文帳に追加

回路面積を小さく抑えたまま、入力が開放された状態にあっても、出力からの出力信号の発振の防止が図られたカレントモードロジックバッファ回路を提供する。 - 特許庁

The data output buffer block outputs the fail code to the outside through an input/output pin synchronizing with a read enable-signal during an activation section of a fail bit read instruction signal.例文帳に追加

データ出力バッファブロックはフェイルビット読み出し命令信号の活性化区間の間、前記フェイルコードを読み出しイネーブル信号に同期して、入出力ピンを通じて外部に出力する。 - 特許庁

To provide a semiconductor integrated circuit device, that is provided with an output buffer circuit capable to suppress the occurrence of a very small leakage current, even when surge voltage is applied to an input/output pad.例文帳に追加

入出力パッドにサージ電圧が印加されても、微小リーク電流の発生を抑制できる出力バッファ回路を備える半導体集積回路装置を提供する。 - 特許庁

The class AB buffer amplifier has a comparator unit for comparing the input voltage with the output voltage on the output node, to generate the first and second signals from the comparison result.例文帳に追加

ＡＢ級バッファ増幅器は、入力電圧および出力ノードの出力電圧を比較し、その比較結果を第１および第２信号として発生させる比較部をさらに具備する。 - 特許庁

The output terminal of the first holding circuit part 2 is connected to the reference voltage input terminal 6 of the buffer amplifier circuit 1, and the output terminal of the second holding circuit part 3 is connected to a signal output terminal 9.例文帳に追加

第１のホールド回路部２の出力端子がバッファアンプ回路１の基準電圧入力端子６に接続され、第２のホールド回路部３の出力端子が信号出力端子９に接続される。 - 特許庁

In an output switch interface unit 7, the cell data separated by the input switch interface unit 5 are assembled to the original packet data by using the writing command signal from outside and the chip select to generate an output to an output buffer unit 8.例文帳に追加

出力スイッチインタフェース部７は外部からの書込み指示信号とチップセレクトとによって入力スイッチインタフェース部５にて分割されたセルデータを元のパケットデータに組立てて出力バッファ部８に出力する。 - 特許庁

Further, the node comprises a buffer monitoring part for monitoring the throughput of a plurality of output buffers built in the electrical processing part, and when the throughput of the output buffers exceeds a fixed value, monitoring input traffic to the output buffers.例文帳に追加

また、電気処理部に設けられた複数の出力バッファの処理量を監視し、出力バッファの処理量が一定値を超えた場合に、その出力バッファへの入力トラフィックを監視するバッファ監視部を有する。 - 特許庁

(n) bits parallel data is delivered and received between the data buffer and the normal data section of the cell array, and (m) bits parallel data (m<n) is delivered and received between the data buffer and an external input/output terminal.例文帳に追加

データバッファとセルアレイのノーマルデータ部との間はｎビット並列データの授受が行われ、データバッファと外部入出力端子の間はｍビット並列データ（但し、ｍ＜ｎ）の授受が行われる。 - 特許庁