「instruction memory」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

This instruction executing device is provided by improving an instruction executing device for temporarily storing the instruction in an instruction memory in the ring memory and executing the instruction from the ring memory.例文帳に追加

本発明は、インストラクションメモリのインストラクションをリングメモリに一旦記憶させ、このリングメモリからのインストラクションを実行するインストラクション実行装置に改良を加えたものである。 - 特許庁

An instruction fetching part 107 reads an instruction from a memory 102 and provides the read instruction to an instruction analysis part 108.例文帳に追加

命令フェッチ部１０７はメモリ１０２から命令を読込み、命令解析部１０８に提供する。 - 特許庁

INSTRUCTION MEMORY CIRCUIT AND INFORMATION PROCESSING SYSTEM例文帳に追加

命令メモリ回路及び情報処理システム - 特許庁

A software program in the instruction memory is distributed amount the memory sections.例文帳に追加

命令メモリ内のソフトウエアプログラムはメモリセクションに割当てられる。 - 特許庁

A memory 104 stores an instruction or data.例文帳に追加

メモリ１０４は、命令またはデータを格納する。 - 特許庁

MEMORY INSTRUCTION INCLUDING PARAMETER TO AFFECT OPERATING CONDITION OF MEMORY例文帳に追加

メモリの動作条件に作用するためのパラメータを含むメモリ命令 - 特許庁

INSTRUCTION WORD-GENERATING APPARATUS AND SEMICONDUCTOR MEMORY ELEMENT例文帳に追加

命令語発生装置及び半導体記憶素子 - 特許庁

DEVICE FOR REDUCING MEMORY ACCESS INSTRUCTION AND STORAGE MEDIUM例文帳に追加

メモリアクセス命令削減装置および記録媒体 - 特許庁

To provide an instruction generator which generates an execution instruction of a prescribed executable format based on memory address data of memory-access instruction indicating a memory address.例文帳に追加

所定の実行可能なフォーマットの実行命令を、メモリーアドレスを表すメモリーアクセス命令のメモリーアドレスデータに基づき生成する命令生成器を提供する。 - 特許庁

The instruction fetch part 11 supplies a fetch address to an instruction memory 10.例文帳に追加

命令フェッチ部１１は、命令メモリ１０に対してフェッチアドレスを供給する。 - 特許庁

The plurality of memory banks store an instruction word group that constitutes a very long instruction.例文帳に追加

複数のメモリバンクは、超長命令を構成する命令語群を格納する。 - 特許庁

INSTRUCTION TRANSLATOR AND INSTRUCTION MEMORY WITH TRANSLATOR AND DATA PROCESSOR USING THE SAME例文帳に追加

命令トランスレータ、トランスレータ付命令メモリおよびそれらを用いたデータ処理装置 - 特許庁

PREFETCH INSTRUCTION CONTROL METHOD, PREFETCH INSTRUCTION CONTROLLER AND CACHE MEMORY CONTROLLER例文帳に追加

プリフェッチ命令制御方法、プリフェッチ命令制御装置、およびキャッシュメモリ制御装置 - 特許庁

A cache memory controlling part 8 transfers instruction codes needed to processing fully to an instruction cache memory 2 from an instruction code storage memory 4 on the basis of predecode results.例文帳に追加

キャッシュメモリ制御部８は、プリデコード結果を基にして、処理を行うために要する命令コードを命令コード記憶メモリ４から命令キャッシュメモリ２に充填する。 - 特許庁

To hold consistency between an instruction/data cache and a main memory.例文帳に追加

命令／データ・キャッシュとメイン・メモリ間の整合性を保つ。 - 特許庁

PROCESSOR, MEMORY DEVICE, PROCESSING DEVICE, AND INSTRUCTION PROCESSING METHOD例文帳に追加

プロセッサ、メモリ装置、処理装置及び命令の処理方法 - 特許庁

METHOD AND SYSTEM FOR GROUPING AND MANAGING MEMORY INSTRUCTION例文帳に追加

メモリ命令をグループ化及び管理する方法及びシステム - 特許庁

An L1 cache 18 receives an instruction from an external memory.例文帳に追加

Ｌ１キャッシュ１８は外部メモリから命令を受け取る。 - 特許庁

This data processing system includes an instruction cache 8 and an instruction expansion circuit 10 between the instruction cache 8 and a compressed instruction data memory 12.例文帳に追加

データ処理システムは命令キャッシュ（８）および命令キャッシュ（８）と圧縮命令データメモリ（１２）間の命令伸張回路（１０）を含む。 - 特許庁

This decoder 1 decodes an instruction code, and decides whether or not the instruction code is a memory access instruction to check a frame region being the specific region of a memory.例文帳に追加

デコーダ１は、命令コードをデコードし、メモリの特定領域であるフレーム領域をチェックするメモリアクセス命令であるか否かを判定する。 - 特許庁

When the task cache memory 103 receives the instruction, the cache memory 103 reads the instructed instruction and data from the main storage device 102 to store the indicated instruction and data.例文帳に追加

タスクキャッシュメモリ１０３は、この指示を受信すると、指示された命令およびデータを、主記憶装置１０２から読み込んで、記憶する。 - 特許庁

When the instruction is fetched from the instruction cache memory, the information stored in the area of the instruction cache memory corresponding to the preliminary field is used.例文帳に追加

その命令が命令キャッシュメモリからフェッチされるとき、命令キャッシュメモリの予備フィールド対応領域に保存されていた情報を利用する。 - 特許庁

The CPU 16 generates instruction data wherein storage location on the data memory 19 is shown for each of the units, and stores the instruction data in the instruction memory 18.例文帳に追加

ＣＰＵ１６は、ユニット毎にデータメモリ１９上の格納位置が示されたインストラクションデータを生成して命令メモリ１９内に格納する。 - 特許庁

The microprocessor 100 copes with a flag reset instruction, a flag setting-equipped memory read instruction, a flag setting-equipped memory write instruction, a flag setting-equipped register setting instruction, and a flag reference-equipped branch instruction.例文帳に追加

このマイクロプロセッサ１００は、フラグリセット命令と、フラグ設定付きメモリリード命令と、フラグ設定付きメモリライト命令と、フラグ設定付きレジスタ設定命令と、フラグ参照付き分岐命令とに対応する。 - 特許庁

When no branching instruction is registered in the memory 20 for instruction, the high-speed access control part 2 registers the instruction codes for four words from the head of the detected branching instruction in the memory (20) for instruction.例文帳に追加

命令用メモリ（２０）に分岐命令が登録されていない場合は、高速アクセス制御部（２）は、検出した分岐命令の先頭から４ワード分の命令コードを命令用メモリ（２０）へ登録する。 - 特許庁

The device comprises an address controller for providing an address to the instruction memory, detecting the instruction from a destination by the instruction temporarily stored in the ring memory, holding a destination address in the instruction memory, detecting the instruction from the destination, and providing the destination address to the instruction memory and an instruction processing part for continuously reading the instruction from the ring memory and executing the instruction.例文帳に追加

本装置は、インストラクションメモリにアドレスを与えると共に、リングメモリに一旦記憶させるインストラクションにより、飛び先のインストラクションを検出し、インストラクションメモリの飛び先アドレスを保持し、飛び元のインストラクションを検出し、飛び先アドレスをインストラクションメモリに与えるアドレスコントローラと、リングメモリからインストラクションを連続して読み出し、インストラクションを実行するインストラクション処理部とを設けたことを特徴とする装置である。 - 特許庁

Whether or not an instruction code before rewrite is stored in an instruction cache memory is checked (S22), and when it is stored in the instruction cache memory (YES in S22), the instruction code after rewrite which is written in the data cache memory is directly written in the instruction cache memory (S24).例文帳に追加

書換前の命令コードが命令キャッシュメモリに記憶されているか否かが調べられ（Ｓ２２）、命令キャッシュメモリに記憶されている場合には（Ｓ２２でＹＥＳ）、データキャッシュメモリに書込まれている書換後の命令コードが、命令キャッシュメモリに直接書込まれる（Ｓ２４）。 - 特許庁

A CPU core 6 acquires the instruction code from the local memory 3 at the execution of the instruction.例文帳に追加

ＣＰＵコア６は命令の実行時にローカルメモリ３から命令コードを取得する。 - 特許庁

A PLC instruction executing part 12 executes an instruction while performing access to a data memory 13.例文帳に追加

ＰＬＣ命令実行部１２が、データメモリ１３をアクセスしながら命令実行をする。 - 特許庁

The secure processor 24 fetches an enciphering instruction from the secure memory 23, decodes and performs that instruction.例文帳に追加

セキュアプロセッサ２４は、セキュアメモリ２３から暗号化命令をフェッチし、復号して実行する。 - 特許庁

When an instruction has a preliminary field, the instruction is stored in an instruction cache memory 101 from a memory 106 in such a manner that information created by predecoding the instruction code of the instruction using a predecoding computing element 100 is stored in the area of the instruction cache memory corresponding to the preliminary field.例文帳に追加

命令が予備フィールドを持つ場合に、命令をメモリ（１０６）から命令キャッシュメモリ（１０１）にストアする際、その命令の命令コードをプリデコード・演算器（１００）でプリデコードして生成した情報を命令キャッシュメモリの予備フィールド対応領域に格納する。 - 特許庁

The program trace is generated by reading the instruction code from an instruction memory, based on the address information storage part and reading the instruction code not from an instruction memory but rather from the instruction information storage part when the instruction code is updated.例文帳に追加

アドレス情報記憶部のアドレスに基づいて命令コードを命令メモリから読み出し、命令コードが更新されている場合には命令メモリでなく命令情報記憶部から命令コードを読み出すことによりプログラムトレースを生成する。 - 特許庁

A memory managing unit 62 for an instruction converts the logical address of an instruction code stored in the local memory 3 into the physical address of the local memory 3.例文帳に追加

命令用メモリ管理ユニット６２は、ローカルメモリ３に格納された命令コードの論理アドレスをローカルメモリ３の物理アドレスへ変換する。 - 特許庁

Fetching an instruction from memory takes time, giving the instruction control unit an opportunity to increment the instruction counter to point to the next instruction 例文帳に追加

メモリーからの命令の取出しには,命令制御装置が命令カウンタを増分して次の命令を指示できるようにする時間を要する - コンピューター用語辞典

A branch instruction detection part detects the agreement of an instruction code to be acquired from a memory by a CPU with the instruction code of a prescribed branch instruction.例文帳に追加

分岐命令検出部は、ＣＰＵによりメモリから取得される命令コードと所定の分岐命令の命令コードとの一致を検出する。 - 特許庁

A cache memory 105 stores an instruction or data read from the memory 104.例文帳に追加

キャッシュメモリ１０５は、メモリ１０４から読み出された命令またはデータを格納する。 - 特許庁

To provide a processor capable of reducing power consumption of an instruction cache memory by reducing the number of times for reading an instruction code from the instruction cache memory.例文帳に追加

命令キャッシュメモリから命令コードを読み出す回数を減らすことにより、命令キャッシュメモリの消費電力を削減することができるプロセッサを提供する。 - 特許庁

The instruction fetch control circuit 22 fetches an instruction code from an instruction memory 3 corresponding to a received interruption request.例文帳に追加

命令フェッチ制御回路２２は、受け付けられた割込み要求に応じて、命令メモリ３から命令コードをフェッチする。 - 特許庁

MICROPROCESSOR FOR UTILIZING IMPROVED BRANCH CONTROL INSTRUCTION, BRANCH TARGET INSTRUCTION MEMORY, INSTRUCTION LOAD CONTROL CIRCUIT, METHOD FOR MAINTAINING INSTRUCTION SUPPLY TO PIPE LINE, BRANCH CONTROL MEMORY AND PROCESSOR例文帳に追加

改良された分岐制御命令を利用するためのマイクロプロセッサ、分岐目標命令メモリ、命令ロード制御回路、パイプラインへの命令供給維持方法、分岐制御メモリ、およびプロセッサ - 特許庁

In a control part 2 of the processor 1, it is constituted so that an instruction decoder 21 issues an instruction to a data path part 3 by providing an instruction definition storage memory 24 and using definition information stored in the instruction definition storage memory 24 when an instruction issuing device 23 judges that an instruction read from an external memory 6 is a defined instruction.例文帳に追加

プロセッサ１の制御部２において、命令定義格納メモリ２４を備え、外部のメモリ６から読み込んだ命令が定義された命令であると命令発行器２３が判断した場合に命令定義格納メモリ２４に格納された定義情報を使い、命令デコーダ２１がデータパス部３に命令を発行するようにした。 - 特許庁

To obtain a cache memory circuit having an independent read bus and write bus regarding a cache memory circuit etc., used to provide short term, high speed storage for instruction words or data words.例文帳に追加

独立したリードバスおよびライトバスを有するキャッシュメモリ回路を得る。 - 特許庁

A memory access control part reads vector data from a main memory on the basis of a received instruction.例文帳に追加

メモリアクセス制御部は、受信した命令に基づいてメインメモリからベクトルデータを読み出す。 - 特許庁

An LDDI instruction and a body processing instruction and an STEI instruction are stored by an instruction memory 3, and read and executed by a CPU 2.例文帳に追加

ＬＤＤＩ命令、本体処理命令およびＳＴＥＩ命令が、命令メモリ３によって記憶され、ＣＰＵ２によって読み出されて実行される。 - 特許庁

A conversion table 13 converts a pack instruction (codes before conversion) included in an instruction code fetched from an instruction memory 11 into a plurality of instruction codes (codes after conversion).例文帳に追加

変換テーブル１３は、命令メモリ１１からフェッチされた命令コードに含まれるパック命令（変換前コード）を複数の命令コード（変換後コード）に変換する。 - 特許庁

MICRO-CONTROLLER FOR READING COMPRESSED INSTRUCTION CODE AND PROGRAM MEMORY FOR COMPRESSING AND STORING INSTRUCTION CODE例文帳に追加

圧縮された命令コードを読み出すマイクロコントローラ、命令コードを圧縮して格納するプログラムメモリ - 特許庁