「instruction memory」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

To enhance a performance as a whole by speeding up an instruction reading processing from a memory.例文帳に追加

メモリからの命令読み込み処理を高速化して、全体のパフォーマンスを向上させる。 - 特許庁

The storage device which has received the instruction of prefetch reads the designated data on a cache memory.例文帳に追加

プリフェッチの指示を受けた記憶装置は、指定されたデータをキャッシュメモリ上に読み出す。 - 特許庁

A power source control circuit part 4 detects a memory write instruction transmitted from a high-order controller and outputs a write instruction identification signal 31 and a memory control circuit part 3 outputs a write control signal 30 at the time of detecting the memory write instruction.例文帳に追加

電源制御回路部４は上位制御装置から送信されたメモリ書込み命令を検出して書込み命令識別信号３１を出力し、メモリ制御回路部３はメモリ書込み命令の検出時に書込み制御信号３０を出力する。 - 特許庁

The instruction memory 152 may be separated from the set of three data memories 102, 103 and 104.例文帳に追加

この命令メモリ１５２は３つのデータメモリ１０２，１０３，１０４の組から離されている。 - 特許庁

When the information is stored in the shared memory, the control instruction can be sent to the PLC.例文帳に追加

また、共有メモリに格納すると、ＰＬＣに対して制御命令を送ることができる。 - 特許庁

In the control method of the memory system, a state of the prohibition is held until a change instruction is performed by a user.例文帳に追加

メモリシステムの制御方法は、ユーザによる変更指示があるまで禁止を維持する。 - 特許庁

In this way, without increasing the storage capacity of the third instruction storage means 300 serving as the rewritable memory, the initialization instruction can be stored in the first instruction storage means 100 serving as an external memory, and the storage capacity of the second instruction storage means 200 serving as the read only memory can be reduced.例文帳に追加

このようにすれば、書き換え可能メモリである第三命令記憶手段３００の記憶容量を増加させることなく、外部メモリである第一命令記憶手段１００に初期化命令を記憶させることができ、読み取り専用メモリである第二命令記憶手段２００の記憶容量を小さくすることができる。 - 特許庁

When the executed instruction is a substitution instruction for substituting data in the process memory space, the computer updates information in a break memory space corresponding to a process memory space which is a substitution destination of the data to break point information in a break memory space corresponding to a process memory space storing the data.例文帳に追加

また、実行された命令がプロセスメモリ空間内でデータを代入する代入命令である場合に、データの代入先となるプロセスメモリ空間に対応するブレークメモリ空間の情報を、データが記憶されているプロセスメモリ空間に対応するブレークメモリ空間のブレークポイント情報に更新する。 - 特許庁

Therefore, it is possible to guarantee that even when the memory access instruction to perform access to any unnecessary frame region is erased, the same address as the erased memory access instruction is prevented from being accessed by the other memory access instructions.例文帳に追加

したがって、不要となったフレーム領域をアクセスするメモリアクセス命令を削除しても、他のメモリアクセス命令がその削除したメモリアクセス命令と同じアドレスにアクセスすることがないことを保証できるようになる。 - 特許庁

To make cache memory control efficient in a data processor for handling the instruction data consisting of a high function instruction and a data to be operated.例文帳に追加

高機能命令部と被演算データ部とからなる命令データを扱うデータ処理装置において、キャッシュメモリ制御の効率化を図る。 - 特許庁

In some demonstrative embodiments of the present invention, the memory address instruction may be converted into the execution instruction at least in part.例文帳に追加

本発明のいくつかの説明のための実施例では、メモリーアドレス命令は、少なくとも部分的に実行命令に変換されて良い。 - 特許庁

The program counter outputs an instruction address that indicates a leading memory bank storing a leading part of a very long instruction of the next cycle.例文帳に追加

プログラムカウンタは、次サイクルの超長命令の先頭部分が格納されている先頭メモリバンクを指す命令アドレスを出力する。 - 特許庁

If a cache miss occurs, the retrieval reception part 130 makes the retrieval instruction part 140 issue a retrieval execution instruction, and stores a retrieval result in the cache memory 110.例文帳に追加

キャッシュミスすれば検索指示部１４０に検索実行命令を発行させ、検索結果をキャッシュメモリ１１０に格納する。 - 特許庁

A misalignment predictor may be enabled or biased by a memory access instruction flag or misaligned instruction type.例文帳に追加

ミスアラインメントプレディクタは、メモリアクセス命令フラッグまたはミスアラインド命令タイプによって使用可能にされてもよいし、あるいはバイアスされてもよい。 - 特許庁

When a condition branching instruction is executed, a code corresponding to the executed result of that condition branching instruction is written in a trace memory 12.例文帳に追加

条件分岐命令が実行されたときに、その条件分岐命令の実行結果に応じた符号をトレースメモリ１２に書込む。 - 特許庁

Further, the light control T/U 20 stores a returning information to a memory part 20e according to a memory instruction from the transmission unit 10.例文帳に追加

また、調光Ｔ／Ｕ２０は、伝送ユニット１０からの記憶指示に応じて、復帰用情報を記憶部２０ｅに記憶する。 - 特許庁

A multi-coil instruction M capable of describing plural coils in a batch is arranged as an instruction using those coils, and the multi-coil instruction stores the information of the number of steps indicating what step of a memory should be used for the dead bits of a program memory.例文帳に追加

複数のコイルを使用する命令として、それらを一括して記述できるマルチコイル命令Ｍを設け、このマルチコイル命令はプログラムメモリの空きビットに何ステップのメモリを使用するかのステップ数情報を格納しておく。 - 特許庁

A compression propriety determination part 130 of an instruction issuing control unit 110 determines whether a memory access instruction which can access a plurality of element data stored at an address interval designated by instruction by one instruction accesses a plurality of element data within the bank width of a memory bank 210.例文帳に追加

命令発行制御部１１０の圧縮可否判定部１３０は、命令で指定したアドレス間隔で記憶された複数の要素データを１命令でアクセスできるメモリアクセス命令が、メモリバンク２１０のバンク幅内の複数の要素データをアクセスするか否かを判定する。 - 特許庁

To provide a data processor capable of selecting a mode for performing access to a cache memory in executing a read instruction in response to the content of an instruction to be executed posterior to the read instruction.例文帳に追加

読み出し命令の後に実行される命令の内容に応じて、読み出し命令の実行時にキャッシュメモリにアクセスするモードを選択可能なデータ処理装置を提供する。 - 特許庁

A privileged advancement instruction (62) is executed by an operating system and the privileged advancement instruction is stored in a first memory page (58) in which writing by the application instruction at a first privilege level is disabled.例文帳に追加

オペレーティングシステムは特権昇格命令(62)を実行し、該特権昇格命令は、第１の特権レベルでのアプリケーション命令による書き込みが不能な第１のメモリページ(58)に格納される。 - 特許庁

To make design efficient by designing an instruction queue clearing means of only one kind independently of the existence of an instruction cache memory as to an information processor provided with an instruction queue.例文帳に追加

命令キューを備える情報処理装置に関し、命令キャッシュメモリの有無に関係なく、１種類の命令キュークリア手段を設計すれば足りるようにし、設計の効率化を図る。 - 特許庁

The sequence control instruction of a line next to a line indicated by a program counter signal (a) in each address of an instruction memory 20 and the sequence control instruction of a line at the destination of jump are stored in each storage area.例文帳に追加

メモリ２０の各アドレスにプログラムカウンタ信号ａが示す行の次の行のシーケンス制御命令とジャンプ先の行のシーケンス制御命令とを各記憶領域に記憶しておく。 - 特許庁

Thereby, the memory controller is not required to apply a pre-charge instruction separately before a refresh- instruction in order to refresh the opened bank, only one refresh-instruction may be applied.例文帳に追加

これにより、オープンされたバンクに対するリフレッシュのためにメモリコントローラがリフレッシュ命令前にプリチャージ命令を別途に印加する必要がなく、リフレッシュ命令一つだけ印加すればよい。 - 特許庁

When a print instruction has a kind having a ROP instruction or an α blend instruction, a PDL kind distinction part communicates the effect to a memory management part, and changes a display list into a little larger one.例文帳に追加

印刷命令がＲＯＰ命令やαブレンド命令を有する種類のものだった場合はＰＤＬ種別判別部がメモリ管理部にその旨ディスプレイリストを大きめに変更する。 - 特許庁

In the semiconductor device with a processor for debugging, a normal processing instruction and an output instruction CHKA to the trace memory to be outputted to the trace memory useful for traces different from the normal processing instruction are mounted on the processor and data is written in the trace memory at a preset position.例文帳に追加

デバック用プロセッサを備えた半導体装置において、通常処理命令と、この通常処理命令とは異なるトレースに有用なトレースメモリに出力するためのトレースメモリへの出力命令ＣＨＫＡを、プロセッサに実装し、予め設定された位置でトレースメモリにデータ書き込む。 - 特許庁

A conditional branching discrimination part 1 for judging that an instruction read from an external memory or a cache memory is a conditional branching instruction for program debugging is provided inside this data processor, and in the case that the decided result is the conditional branching instruction, a conditional branching instruction detection result signal for generating a cache memory error is reported to the built-in cache memory 3.例文帳に追加

データ処理装置内にプログラムデバッグ用として、外部メモリまたはキャッシュメモリから読み込まれた命令が条件分岐命令であることを判定する条件分岐判別部１を持たせ、その判定結果が条件分岐命令であった場合には、内蔵しているキャッシュメモリ３に対してキャッシュメモリミスを発生させるための条件分岐命令検出結果信号を通知する。 - 特許庁

An information processor is equipped with an instruction parallel processor 4 which executes processing by accessing a local memory 17, at least one functional block accessing the local memory 17, and a local memory interface 10 which divides and transfers data from the local memory 17 to the instruction parallel processor 4.例文帳に追加

ローカルメモリ１７へのアクセスにより処理を実行する命令並列プロセッサ４と、ローカルメモリ１７にアクセスする少なくとも１つの機能ブロックと、ローカルメモリ１７から命令並列プロセッサ４に対するデータを分割転送するローカルメモリインターフェース１０とを備える。 - 特許庁

To reduce a program memory size and the number of execution clocks by making a condition branching instruction in a program and a return instruction from a subroutine unnecessary.例文帳に追加

プログラム中における条件分岐命令やサブルーチンからの復帰命令を不要にしてプログラムメモリサイズや実行クロック数を少なくする。 - 特許庁

An instruction read control section 3 reads the routine corresponding to the slot at that time from the instruction memory 2 through the generation of the slot timing signal SLT.例文帳に追加

命令読出制御部３は、スロットタイミング信号ＳＬＴの発生により、そのときのスロットに対応したルーチンを命令メモリ２から読み出す。 - 特許庁

To provide an integrated type cache memory that can concurrently execute a fetch instruction and data access, which are used to be implemented only by using a separated type cache memory, and a processor that can realize use of both integrated and separated type cache memory devices.例文帳に追加

本発明の課題は、従来分離型でのみ可能であった命令フェッチとデータアクセスの同時実行を統合型キャッシュメモリで達成することである。 - 特許庁

A whole load module is developed to the main memory 2, and a part or whole part of instruction codes in the load module developed to the main memory 2 are stored in a local memory 3.例文帳に追加

メインメモリ２にはロードモジュール全体が展開され、ローカルメモリ３にはメインメモリ２に展開されたロードモジュールの中の命令コードの一部または全部を格納する。 - 特許庁

The end of memory clear is detected by using a compared result of a comparator 121 for detecting that access addresses to a memory which are used for a normal instruction exceeds memory capacity.例文帳に追加

通常命令時に使用されるメモリへのアクセスアドレスがメモリ容量を越えていることを検出する比較回路１２１の結果を用いて、メモリクリア終了を検出する。 - 特許庁

To provide a DRAM which selectively operates in response to auto-refreshing instruction, a memory to control this auto-refreshing, a memory system including a DRAM and a memory, and their operating method.例文帳に追加

オートリフレッシュ命令に選別的に動作するＤＲＡＭ、それのオートリフレッシュ動作を制御するメモリ、ＤＲＡＭ及びメモリを含んだメモリシステム、そしてそれの動作方法を提供する。 - 特許庁

An instruction submemory 13 as a storage means of small capacity is provided between an expansion circuit 12 and an arithmetic part 14, instruction codes successively outputted from an instruction memory 11 are expanded by the expansion circuit 12 and stored in the instruction submemory 13 beforehand, and the arithmetic part 14 reads the instruction codes out of the instruction submemory 13.例文帳に追加

伸張回路１２と演算部１４との間に小容量の記憶手段としての命令サブメモリ１３を備え、命令メモリ１１から順次出力された命令コードをあらかじめ伸張回路１２により伸張して命令サブメモリ１３に格納しておき、演算部１４は、命令コードを命令サブメモリ１３から読み出す。 - 特許庁

In several execution styles, an instruction history cache is used for storing the history data expressing the predicted next instruction among plural instructions stored in a memory and this instruction history cache is operated parallel with a secondary instruction cache so as to parallel retrieve the predicted next instruction and the real next instruction.例文帳に追加

いくつかの実施態様では、メモリに記憶されている複数の命令の予測される次の命令を表す履歴データを記憶するために命令履歴キャッシュが使用され、予測される次の命令と実際の次の命令が並列に検索できるように、この命令履歴キャッシュは二次命令キャッシュと並行して操作される。 - 特許庁

On the side of the cache memory 3, by preparing a comparator circuit so as to be the cache memory error from the previous reported result, the state of generating the cache memory error is formed when the instruction read at the time of program debugging is the conditional branching instruction.例文帳に追加

キャッシュメモリ３側では先の通知結果からキャッシュメモリミスになるように比較回路を作っておくことで、プログラムデバッグ時において読み込まれた命令が条件分岐命令の際には、キャッシュメモリミスを発生させる状態を作る。 - 特許庁

The instruction execution control part (11) accesses a memory (21) storing a program to extract the instructions.例文帳に追加

命令実行制御部（１１）は、プログラムを格納するメモリ（２１）をアクセスして命令を取り出す。 - 特許庁

After refresh operation of a whole memory space is completed, the refresh instruction signal/SREF is negated.例文帳に追加

全メモリ空間のリフレッシュ動作が完了した後、リフレッシュ指示信号／ＳＲＥＦをネゲートする。 - 特許庁

To provide a memory system capable of suppressing the upper limit of power consumption in accordance with an instruction from a host.例文帳に追加

ホストからの指示に応じて消費電力の上限を抑制可能なメモリシステムを提供する。 - 特許庁

A memory/operation control part 5 executes an operation in accordance with decode results obtained by the instruction decoder 3.例文帳に追加

メモリ／演算制御部５は、命令デコーダ３によるデコード結果に応じて演算を実行する。 - 特許庁

A part of the address area of an application memory 3 is set as a correction instruction storage area 6.例文帳に追加

アプリケーションメモリ３のアドレス領域の一部分を修正命令格納領域６とする。 - 特許庁

An execution part 105 executes the generated instruction, and sets the data of a frame memory.例文帳に追加

描画実行部１０５は、生成された描画命令を実行してフレームメモリのデータを設定する。 - 特許庁

In addition, when the status is stored in the shared memory, a control instruction can be sent to the PLC.例文帳に追加

また、共有メモリに格納すると、ＰＬＣに対して制御命令を送ることができる。 - 特許庁

The multifunction machine transmits the invalidation instruction data and thereafter clears the user area of the flash memory to initialize the user area.例文帳に追加

複合機は、この失効指示データの送信後、フラッシュメモリのユーザ領域をクリアし初期化する。 - 特許庁

The transfer engines 18 and 20 transfer data between a memory and a peripheral device according to the instruction packet.例文帳に追加

転送エンジン１８，２０は、指示パケットに応じてメモリ及び周辺装置間でデータを転送する。 - 特許庁