「instruction memory」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

When a fetch packet is retrieved from memory ('an instruction memory'), an operation mode (a base instruction set or a migrant instruction set) is assigned to the whole fetch packet in accordance with the execution mode('execution mode') at the time when the request to the fetch packet is submitted to the instruction memory.例文帳に追加

取出しパケットがメモリ（「命令メモリ」）から取出されたとき、取出しパケット全体には、この取出しパケットに対する要請が命令メモリに対して出された時点に於ける実行モード（「実行モード」）に従って動作モード（ベース命令セット又はマイグラント命令セット）が割当てられる。 - 特許庁

An instruction change apparatus includes a command memory change unit for outputting the write-in control signal and the result of the mathematical operation of the ALU and the instruction memory to an instruction modification bus to change the instruction memory and simultaneously generating an interlock signal if a condition code generated by the ALU shows the execution of a change command.例文帳に追加

ＡＬＵの生成するコンディションコードが変更命令の実行を示していればＡＬＵの演算結果と命令メモリの書き込み制御信号を命令変更バスに出力して命令メモリを変更して、同時にインターロック信号を生成する命令メモリ変更部を備える。 - 特許庁

A branch detection section 72 detects a branch instruction from an instruction fetched from the memory unit 80 by the CPU 60.例文帳に追加

分岐検出部７２は、ＣＰＵ６０がメモリユニット８０からフェッチした命令に対して、分岐命令を検出する。 - 特許庁

An instruction fetch unit 156 may include that receives instructions of variable length stored in an instruction memory 152.例文帳に追加

命令フェッチユニット１５６は、命令メモリ１５２中に格納される可変長の命令を受信することを含むことができる。 - 特許庁

The means 43 controls the subsequent load instruction so as to perform memory access before the preceding store instruction.例文帳に追加

追い越し制御手段４３は後続のロード命令が先行するストア命令より先にメモリアクセスする制御を行う。 - 特許庁

The instruction processing circuit 30 reads the arithmetic result from the arithmetic result memory 20 in response to an arithmetic result reading instruction.例文帳に追加

命令処理回路３０は、演算結果読み出し命令により、演算結果メモリ２０から演算結果を読み出す。 - 特許庁

When the print instruction is received, the image data related to the print instruction is memorized in a main memory connected to a main CPU.例文帳に追加

印刷指令を受信すると、印刷指令に係る画像データが、メインＣＰＵに接続されたメインメモリに記憶される。 - 特許庁

The central processor can also give an instruction of memory card access to the memory card interface control circuit.例文帳に追加

中央処理装置は前記メモリカードインタフェース制御回路にメモリカードアクセスの指示を与えることも可能である。 - 特許庁

DECODER AND DECODING METHOD OF INSTRUCTION WORD TO BE USED FOR SEMICONDUCTOR MEMORY DEVICE例文帳に追加

半導体メモリ装置に用いられる命令語デコーダ及びそのデコーディング方法 - 特許庁

The TV receiver transmits an instruction command in a memory to the DVD recorder (S1).例文帳に追加

ＴＶ受像機は、メモリ内の命令コマンドをＤＶＤレコーダに送信する（Ｓ１）。 - 特許庁

A register file is used as the physical configuration element of a memory of an instruction cache tag.例文帳に追加

命令キャッシュタグのメモリの物理的構成要素としてレジスタファイルを用いる。 - 特許庁

To execute a vector load instruction in a speculative manner and conceal memory access latency.例文帳に追加

ベクトルロード命令を投機的に実行して、メモリアクセスのレイテンシを隠蔽すること。 - 特許庁

An address of an executed branch instruction is stored in an area Mi of the memory M.例文帳に追加

メモリＭのエリアＭｉには、実行された分岐命令のアドレスが記憶される。 - 特許庁

The operation control circuit controls operation of the memory cell array according to an external instruction.例文帳に追加

動作制御回路は、外部命令に応じてメモリセルアレイの動作を制御する。 - 特許庁

The memory space switching control part 13 switches the memory space from the user memory space 14 to the debugging memory space 17 for every instruction execution when a step execution break is permitted.例文帳に追加

メモリ空間切り替え制御部１３は、ステップ実行ブレイク許可時には、一命令実行ごとにメモリ空間をユーザメモリ空間１４からデバッグメモリ空間１７へ切り替える。 - 特許庁

The memory bank controller specifies use memory banks to be used in the next cycle and unused memory banks not to be used in the next cycle from the instruction address to the very long instruction and information on the number of memory banks relating to the very long instruction, and controls the operation of the unused memory banks not to be used in the next cycle.例文帳に追加

メモリバンク制御装置は、超長命令に対する前述の命令アドレスと、超長命令と関連するメモリバンク数の情報から、次サイクルで使われる使用メモリバンクと次サイクルで使われない不使用メモリバンクを特定し、次サイクルで使われない不使用メモリバンクの動作を制御する。 - 特許庁

The returned data are stored in a reception memory 13, a CPU 14 performs verify checking of the returned data with the original data of the memory 12, prepares an error correction instruction and sends the error correction instruction to the station 20 from the memory 12, and the memory is rewritten on the basis of the error correction instruction.例文帳に追加

この送り返されたデータを受信メモリ１３に蓄え、ＣＰＵ１４により送信メモリ１２の元のデータとべリファイチェックして、誤り訂正命令を作成し、送信メモリ１２から受信側局２０に送り、この誤り訂正命令に基づきメモリを書き換える。 - 特許庁

Here, upon receipt of a first instruction, the control circuit (103) saves data stored in the first memory to the second memory and then gives an instruction for canceling poralization to the polarization canceling circuit, while upon receipt of a second instruction, the control circuit (103) writes the data saved to the second memory back into the first memory.例文帳に追加

ここで、制御回路（１０３）は、第１の命令を受けたとき、第１のメモリに格納されたデータを第２のメモリに退避させてから分極消去回路に分極消去命令を出す一方、第２の命令を受けたとき、第２のメモリに退避させたデータを第１のメモリに書き戻す。 - 特許庁

To reduce throughput within a processor in processing of a memory access instruction such as a vector load instruction which can access a plurality of element data stored at an address interval designated by instruction by one instruction by use of a compression memory access request.例文帳に追加

命令で指定したアドレス間隔で記憶された複数の要素データを１命令でアクセスできるベクトルロード命令のようなメモリアクセス命令を、圧縮メモリアクセスリクエストを用いて処理する場合のプロセッサ内での処理量を削減すること。 - 特許庁

If a jump instruction detection signal is turned to '1' (a jump instruction is decoded) when an instruction cache memory existence signal is '0' (there is no instruction cache memory), a clear signal is turned to '1' and an input pointer 5 and an output pointer 7 are cleared.例文帳に追加

命令キャッシュメモリ有無信号＝０の場合（命令キャッシュメモリが存在しない場合）において、ジャンプ命令検出信号＝１となると（ジャンプ命令をデコードすると）、クリア信号＝１となり、入力ポインタ５及び出力ポインタ７がクリアされる。 - 特許庁

The method for the semiconductor memory device using a mirror mode operation, the method of the steps comprising: providing a common instruction signal to two sets of memory devices; and combining the common instruction signal with an uncommon instruction signal, which is provided for each of the memory devices.例文帳に追加

二つのメモリ装置に共通の命令信号と各装置に個別に供給される非共有命令信号のような既存の命令信号の組合せを用いることで、スタブ負荷による信号低下を防止しながらミラーモードの動作が可能である。 - 特許庁

An address control part 26 looks ahead on the instruction and data based on the address of the jumping destination to which the pseudo instruction is added, from an outer memory 13 when the pseudo instruction detection part 21 detects the pseudo instruction.例文帳に追加

アドレス制御部２６は疑似命令検出部２１が疑似命令を検出したとき、該疑似命令の付帯したジャンプ先のアドレスに基づく命令及びデータを外部メモリ１３から先読みさせる。 - 特許庁

The work memory 24 of the programmable logic controller (PLC) is loaded with only one instruction at a time from the PLC's load memory 22 of the PLC which contains the entire instruction set to control a process.例文帳に追加

プログラマブルコントローラ（ＰＬＣ）のワークメモリ２４は、プロセスを制御するための完全な命令セットを保持するＰＬＣのロードメモリ２２から、一度に一つの命令をロードされる。 - 特許庁

The instruction decoder identifies a preload operation if a memory address associated with the preload instruction matches a null value and suppresses the preload operation if the memory address matches the null value.例文帳に追加

命令デコーダは、プレロード命令に関連するメモリアドレスが、ヌル値と一致する場合、プレロード操作を識別し、メモリアドレスがヌル値と一致する場合、プレロード操作を抑制する。 - 特許庁

A first memory part 11 memorizes an address of a branch instruction and a branch destination address.例文帳に追加

第１の記憶部１１は、分岐命令のアドレスと分岐先アドレスとを記憶する。 - 特許庁

A micro controller unit is used for outputting an instruction for memory processing including several blocks.例文帳に追加

マイクロコントローラユニットは、数ブロックを含むメモリ処理の命令を出すのに用いられる。 - 特許庁

To predict the misalignment of memory access instructions in an instruction execution pipeline at an early stage.例文帳に追加

命令実行パイプラインにおけるメモリアクセス命令のミスアライメントを早期に予測する。 - 特許庁

An instruction for implementing the object distribution method is programmed in the memory.例文帳に追加

なお、メモリには、このオブジェクト配信方法を実行する為の指示がプログラムされている。 - 特許庁

To accurately acquire instruction execution analysis information and memory access information of CPUs.例文帳に追加

ＣＰＵの命令実行解析情報とメモリアクセスの情報を的確に取得する。 - 特許庁

In a memory control apparatus, a queue for each channel holds a write instruction of data to a storage medium.例文帳に追加

チャネル毎のキューは、記憶媒体に対するデータの書込命令を保持する。 - 特許庁

The main memory stores a bootcode for performing operation according to a predetermined priority processing instruction.例文帳に追加

メインメモリは、所定の優先処理命令による動作を行うブートコードを記憶する。 - 特許庁

In some demonstrative embodiments, the memory address instruction may be partially converted into the execution instruction.例文帳に追加

本発明のいくつかの説明のための実施例では、メモリーアドレス命令は、少なくとも部分的に実行命令に変換されて良い。 - 特許庁

In this floating point number arithmetic circuit, an instruction with a W bit width is supplied from a memory 200 through a load store unit 110 to an instruction decoder 120.例文帳に追加

Ｗビット幅の命令はメモリ２００からロードストアユニット１１０を介して命令デコーダ１２０に供給される。 - 特許庁

A processing part 5011 which receives a data transfer instruction from an operation processing device reads a CMD of a transfer instruction from a main memory.例文帳に追加

演算処理装置よりデータ転送指示を受けた処理部５０１１は主記憶装置より転送指示のＣＭＤを読み出す。 - 特許庁

In the case of interruption/indirect branching instruction, a code showing that instruction and branch destination and branch source addresses are written in the trace memory 12.例文帳に追加

割込み・間接分岐命令の場合には、その命令を示す符号と分岐先及び分岐元アドレスをトレースメモリ１２に書込む。 - 特許庁

Each of the respective channels 200 once actuated reads out instruction information of an instruction command, made to correspond to itself, among instruction commands set in the command memory 130 in the arrangement order.例文帳に追加

各チャネル２００は起動されると、コマンドメモリ１３０に設定された指示コマンドのうち、自己に対応付けられた指示コマンドの指示情報を並べられた順に読み出す。 - 特許庁

The compressed circuit comment data are used as the operand of a data instruction, and the machine words constituted of the data instruction including the circuit comment instruction and the circuit comment data are stored in the program memory 25.例文帳に追加

圧縮した回路コメントデータはデータ命令のオペランドとし、回路コメント命令と回路コメントデータを含むデータ命令からなるマシン語をプログラムメモリ２５に格納する。 - 特許庁

When the load instruction is issued to be carried out, it is discriminated whether or not the load instruction tries to load data into a memory position being the same as that of a previously executed store instruction.例文帳に追加

ロード命令が実行のために発行されると、ロード命令は前に実行されたストア命令と同じメモリ位置にデータをロードしようとしているか否かが、判別される。 - 特許庁

The composite address field 738 of the specific composite instruction can be arrayed at the same bit position with an address field for a hardware composite memory instruction, i.e., a programmed composite instruction.例文帳に追加

所定の複合命令の複合アドレスフィールド７３８をハード複合メモリ命令すなわちプログラムされる複合命令に対するアドレスフィールドと同じビット位置に配列できる。 - 特許庁

An inspection code which determines whether a memory access instruction contained in a loaded program code is an access instruction to a permitted area that is an access-pemitted memory area or an access instruction to an area out of the permitted area is inserted in front of the memory access instruction in the program code, and an NOP instruction is inserted to the program code.例文帳に追加

ロードしたプログラムコードに含まれるメモリアクセス命令が、アクセスを許可するメモリ領域である許可領域へのアクセス命令であるか、許可領域の外部の領域へのアクセス命令であるかを判定する検査コードを、プログラムコードにおけるメモリアクセス命令の前に挿入するとともに、ＮＯＰ命令をプログラムコードに挿入する。 - 特許庁

The instruction controller 10 decides whether or not there is free space in an instruction buffer storing instruction fetch data received from an L1 cache memory storing frequently used data that are stored in a main memory.例文帳に追加

開示する命令制御装置は、メインメモリに記憶されるデータのうち利用頻度の高いデータを記憶するＬ１キャッシュメモリから受信した命令フェッチデータを保存する命令バッファに空きがあるか否かを判定する。 - 特許庁

When the matching of the address is detected by the address comparing part, a memory access control part inhibits the CPU from acquiring the instruction code from the memory, and makes the CPU acquire the instruction code from the instruction information storage part.例文帳に追加

メモリアクセス制御部は、アドレス比較部によりアドレスの一致が検出された場合、ＣＰＵによるメモリからの命令コードの取得を禁止し、ＣＰＵに命令情報格納部から命令コードを取得させる。 - 特許庁

The memory 30 has a conversion definition memory 31 in which a conversion table showing instruction corresponding relations is stored.例文帳に追加

外部記憶装置30には、命令の対応関係を示す変換テーブルが、記憶されている変換定義記憶部31を有する。 - 特許庁

A decomposing means 31-0 of a PU network means 3-0 decomposes a memory access instruction into memory access requests.例文帳に追加

ＰＵネットワーク手段３−０の分解手段３１−０はメモリアクセス命令を複数のメモリアクセスリクエストに分解する。 - 特許庁

A page printer controller (10) is provided with an instruction processor, a printer video processor equipped with an instruction process and a video port, a cache memory for data and instruction, a memory controller for interconnecting the printer video processor which an external memory and the cache memory for data and instruction, and an input/output controller for interconnecting the page printer controller with an input/output port.例文帳に追加

ページ・プリンタ・コントローラ（１０）は命令プロセス、ビデオ・ポートを備えたプリンタ・ビデオ・プロセッサ、データ用および命令用キャッシュ・メモリ、プリンタ・ビデオ・ブロセッサを外部メモリおよびデータ用と命令用キャッシュ・メモリと相互接続するためのメモリ・コントローラ、およびページ・プリンタ・コントローラを入出力ポートと相互接統するための入出力コントローラを備えている。 - 特許庁