「instruction memory」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

A renewal unit 202 renews values to be stored at the memory unit 201 in response to users' instruction inputs, etc.例文帳に追加

更新部２０２は、ユーザの指示入力などに応じて記憶部２０１に記憶される値を更新する。 - 特許庁

The debugging device includes an instruction execution section (32), a register (24), a trace memory (22), and a bus control section (38).例文帳に追加

デバッグ装置は、命令実行部（３２）と、レジスタ（２４）と、トレースメモリ（２２）と、バス制御部（３８）とを具備する。 - 特許庁

Consequently, a processor readout instruction for the I/O data does not need a wait time for a memory transaction.例文帳に追加

その結果、Ｉ／Ｏデータに対するプロセッサ読出し命令は、メモリトランザクションの待ち時間を必要としない。 - 特許庁

When the instruction is inputted to the memory of the PE#1, interruption to the PE#1 is generated, and the thread #1 is started.例文帳に追加

この指示がＰＥ＃１のメモリに入力されると、ＰＥ＃１への割り込みが発生してスレッド＃１が起動される。 - 特許庁

A software break setting part 105 sets a software break in an address for the detected data memory access instruction.例文帳に追加

ソフトウェアブレーク設定部１０５が、検出されたデータメモリアクセス命令のアドレスにソフトウェアブレークを設定する。 - 特許庁

A system controller 1 stores information of utilization minimum distance, responding to a user's operation instruction in a memory 9.例文帳に追加

システム制御部１は、ユーザの操作指示に応じた利用最低距離の情報をメモリ９に格納する。 - 特許庁

The transfer instruction part performs the DMA transfer of the data for replacement and the image data from the memory to the expansion part.例文帳に追加

転送指令部は、置換用データ及び画像データを、メモリから伸長部にＤＭＡ転送させる。 - 特許庁

Thus, even if the memory 90 is accessed beyond its boundary in its row direction during the execution of the load instruction or the store instruction inputted as a vector instruction, memory accesses as intended by a programmer are made possible without determination of requirements.例文帳に追加

したがって、ベクトル命令として入力されたロード命令あるいはストア命令の実行中に、メモリ９０の行方向の境界を越えてアクセスが行われる場合であっても、条件判定をすることなく、プログラマの意図したメモリアクセスを行うことが可能となる。 - 特許庁

To provide a data transfer device for a multi-dimensional memory that can perform an efficient SIMD (single instruction stream, multiple data stream) computation and is suitable for transferring data between the multi- dimensional memory and a one-dimensional memory.例文帳に追加

効率的なＳＩＭＤ演算を行うことができるとともに、多次元メモリと１次元メモリとの間でデータを転送するのに好適な多次元メモリのデータ転送装置を提供する。 - 特許庁

The contents transfer instruction part 1d3 extracts contents from a memory 2a to match the contents extraction conditions, and makes a memory card connection part 1a to record the extracted contents in the memory card 4.例文帳に追加

コンテンツ転送指示部１ｄ３は、コンテンツ抽出条件に合うように、メモリ２ａからコンテンツを抽出し、メモリカード接続部１ａに、その抽出したコンテンツをメモリカード４に記録させる。 - 特許庁

A RAM controller 5 allows an instruction RAM 2 to pre-fetch an instruction from an external instruction ROM in the unit of banks so that the instruction RAM 2 acts like a cache memory for the external instruction ROM as its control and also allows a CPU 3 and a hardware section 1 to share parts of banks of the instruction RAM 2 in time division as its control.例文帳に追加

ＲＡＭコントローラ５が、外部インストラクションＲＯＭからインストラクションＲＡＭ２にインストラクションをバンク単位でプリフェッチさせてインストラクションＲＡＭ２を外部インストラクションＲＯＭのキャッシュメモリとして動作させる制御を行い、且つ、インストラクションＲＡＭ２の１部バンクをＣＰＵ３およびハードウェア部１に時分割共有させる制御を行う。 - 特許庁

When it is determined that assignment of an instruction part is requested in step S51 and memory usage of the instruction part of an assignment target program exceeds an upper limit in step S52, a memory area used by the instruction part of the assignment target program is released in step S53 and memory of the instruction part is assigned in step S54.例文帳に追加

ステップＳ５１において、命令部分の割り当てが要求されたと判定され、ステップＳ５２において、割当対象プログラムの命令部分のメモリ使用量が上限を超えると判定された場合、ステップＳ５３において、割当対象プログラムの命令部分が使用しているメモリ領域が解放され、ステップＳ５４において、命令部分のメモリの割り当てが行われる。 - 特許庁

The data input circuit receives an instruction signal DQSW that is generated from a memory controller and notifies the transmission of write data and further receives the data strobe signal generated from the memory controller in response to the instruction signal.例文帳に追加

データ入力回路は、メモリコントローラから生じて書込みデータの伝送を知らせる指示信号ＤＱＳＷを受信し、さらにメモリコントローラから生じるデータストローブ信号を前記指示信号に応答して受信する。 - 特許庁

This information processor has: the main operation part performing the processing according to an instruction read from a memory; and an expansion operation part performing processing according to a prescribed instruction of the instructions read from the memory.例文帳に追加

情報処理装置であって、メモリから読み出された命令に従って処理を行う主演算部と、前記メモリから読み出された命令のうちの所定の命令に従って処理を行う拡張演算部とを有する。 - 特許庁

To provide a memory access monitoring device for freely executing optimization by erasing a memory access instruction, and for generating an efficient translation code.例文帳に追加

メモリアクセス命令の削除による最適化が自由に行なえ、効率のよいトランスレーションコードを生成することが可能なメモリアクセス監視装置を提供すること。 - 特許庁

It is determined whether the data transfer instruction means output transfer from the main memory to the magnetic disk device or input transfer from the magnetic disk device to the main memory.例文帳に追加

データ転送指示が主記憶装置から磁気ディスク装置への出力転送か磁気ディスク装置から主記憶装置への入力転送かを判断する。 - 特許庁

To make an instruction and data that are read for the first time to be read not from a main storage device but from a cache memory in an arithmetic processing system having the cache memory.例文帳に追加

キャッシュメモリを有する演算処理システムにおいて、初めて読み出される命令やデータが、主記憶装置ではなくキャッシュメモリから読み出されるようにする。 - 特許庁

In addition, a clock signal is supplied only to a part required for an arithmetic operation, in accordance with a high-functional instruction part of a memory for arithmetic operation, in the case of reading the data from the memory for arithmetic operation.例文帳に追加

また演算用メモリからデータを読み込む際にその高機能命令部に従い、演算に必要な部分にのみクロック信号を供給する。 - 特許庁

To further reduce the layout area of a memory array in a parallel arithmetic processing device incorporated in a memory for executing arithmetic processing in parallel by a single instruction.例文帳に追加

単一命令で並列に演算処理を実行するメモリ内蔵並列演算処理装置においてメモリアレイのレイアウト面積をさらに低減する。 - 特許庁

The FIFO control part 804 reduces the actual amount of the FIFO memory by exclusively using the FIFO memory, based on an instruction from the second pass control part 802.例文帳に追加

ＦＩＦＯ制御部８０４は、第２パス切替部８０２からの指示に基づき、ＦＩＦＯメモリを排他的に使用することで、実ＦＩＦＯメモリの量を減らす。 - 特許庁

The trace memory 12 is composed so as to also store an address for replacement control corresponding to a replacement object on an instruction code or data in the external memory.例文帳に追加

トレースメモリ１２は、外部メモリにおける命令コードまたはデータ上における置換対象に対応した置換制御用アドレスも格納するように構成される。 - 特許庁

The information processing device for processing the VLIW includes a plurality of memory banks, a program counter, a memory bank controller, an instruction decoder, and an arithmetic device.例文帳に追加

ＶＬＩＷを処理するための情報処理装置は、複数のメモリバンクと、プログラムカウンタと、メモリバンク制御装置と、命令デコーダと、演算装置を備える。 - 特許庁

The memory control device controls the predetermined memory cell to store write information according to the address information and write instruction information including write information.例文帳に追加

メモリ制御装置は、アドレス情報及び書込用情報を含む書込指示情報に応じて、上記特定されたメモリセルに書込用情報を保持させる。 - 特許庁

The flash memory rewrite circuit 1 stores in the RAM 12 the data of specified bytes to be rewritten by an instruction for rewrite of the flash memory 14 from the CPU 11.例文帳に追加

フラッシュメモリ書き替え回路１は、ＣＰＵ１１からのフラッシュメモリ１４の書き替え命令により、書き替える指定バイトのデータをＲＡＭ１２に保存する。 - 特許庁

A system controller 203a issues a copy back invalidating instruction for a main memory 210a with respect to an address of a cache memory 204a corresponding to the retrieved cache line.例文帳に追加

そして、システムコントローラ２０３ａは、検索されたキャッシュラインに対応するキャッシュメモリ２０４ａのアドレスに、主メモリ２１０ａにコピーバックインバリデート指示を行う。 - 特許庁

Thus, the data memory is constituted as a memory shared by the PLC instruction executing part and the remote I/O master part so that the number of times of the I/O data transfer can be reduced.例文帳に追加

つまり、データメモリは、ＰＬＣ命令実行部とリモートＩ／Ｏマスタ部の共有メモリとすることにより、Ｉ／Ｏデータ転送回数が削減される。 - 特許庁

In response to the recording instruction, the controller 150 records the image data picked up by the CCD image sensor 120 in the flash memory 142 or on the memory card 143.例文帳に追加

コントローラ１５０は、記録指示に応じて、ＣＣＤイメージセンサー１２０で撮像した画像データをフラッシュメモリ１４２又はメモリカード１４３に記録する。 - 特許庁

Each OS writes video data of a screen which should be displayed on the display 22 device into the corresponding virtual video memory area, and a virtual video memory area changeover part 50 reads the video data from one virtual video memory area, writes them into the video memory 26, and changes over the virtual video memory area of a video data reading target by an instruction from an instruction part 52.例文帳に追加

個々のＯＳは表示装置22に表示すべき画面のビデオデータを対応する仮想ビデオメモリ領域に書き込み、仮想ビデオメモリ領域切替部50は何れか１つの仮想ビデオメモリ領域からビデオデータを読み出してビデオメモリ26に書き込むと共に、指示部52からの指示によりビデオデータ読出対象の仮想ビデオメモリ領域を切り替える。 - 特許庁

This debugging support device 16 comprises a memory space switching factor detection part 12 for detecting an undefined instruction fetch or break point, and a memory space switching control part 13 for controlling the switching of the memory space from a user memory space 14 to a debugging memory space 17 in the detection of the undefined instruction fetch or break point.例文帳に追加

デバッグサポート装置１５に、未定義命令フェッチまたはブレイクポイントを検出するメモリ空間切り替え要因検出部１２と、未定義命令フェッチもしくはブレイクポイントの検出時にメモリ空間をユーザメモリ空間１４からデバッグメモリ空間１７へ切り替える際の切り替えを制御するメモリ空間切り替え制御部１３を設ける。 - 特許庁

A general register control part 150 does not perform a data transfer processing when data in a main storage device which is indicated by the memory address in execution of a memory read instruction is held in an indication general register indicated by the register indication information in execution of the memory read instruction.例文帳に追加

汎用レジスタ制御部１５０は、メモリリード命令中のメモリアドレスによって示される主記憶装置２００上のデータがメモリリード命令中のレジスタ指示情報によって示される指示汎用レジスタに保持されている場合は、データ転送処理を行わない。 - 特許庁

When a write-in instruction from a host device is present within a copy session period to copy data from a first virtual memory to a second virtual memory, a first write-in processing unit executes a write-in instruction only to the virtual memory whose input/output performance is high.例文帳に追加

第１の書き込み処理部は、第１の仮想記憶部から第２の仮想記憶部にデータをコピーするコピーセッション期間内に、上位装置からの書き込み命令がある場合に、入出力性能が高いか想起億部に対してだけ書き込み命令を実行する。 - 特許庁

Then, while the instruction execution part 13 executes loop processing, an instruction fetch control part 18 stops the supply of the fetch address to the instruction memory 10 by the instruction fetch part 11 when the fetch address corresponds to a first address LNFA (Loop Next Fetch Address) or an address after the first address.例文帳に追加

そして、命令フェッチ制御部１８は、命令実行部１３がループ処理を実行している間において、フェッチアドレスが第１のアドレスＬＮＦＡ以降である場合に、命令フェッチ部１１による命令メモリ１０へのフェッチアドレスの供給を停止させる。 - 特許庁

When it is detected by the comparators 22a-22d that the instruction of the current address was branched before, a second memory part 12 memorizes a branch destination address corresponding to an address of an instruction to be executed immediately after each branch instruction.例文帳に追加

比較器２２ａ〜２２ｄにより現在のアドレスの命令が以前分岐したことが検出された場合、第２の記憶部１２は分岐命令の次に実行される命令のアドレスに対応して分岐先アドレスを記憶する。 - 特許庁

An instruction code fetch part 101 fetches an instruction code from a memory; a decoding part 102 executes decoding corresponding to a plurality of kinds of instruction sets; and a process execution part 104 executes the process according to the decoding result.例文帳に追加

命令コードフェッチ部１０１は、メモリから命令コードをフェッチし、デコード部１０２は、複数種類の命令セットに対応したデコードを行い、処理実行部１０４は、デコード結果に応じた処理を実行する。 - 特許庁

To provide an instruction translator for quickly executing a program constituted of plural different instruction system instructions by using a native instruction without changing the hardware itself of a processor, and for making it unnecessary to provide any memory with a large capacity.例文帳に追加

プロセッサのハードウェア自体は変更せずに、複数個の異なる命令体系の命令からなるプログラムをネイティブ命令を用いて高速に実行可能で、大容量のメモリを必要としない命令トランスレータを提供する。 - 特許庁

A collation part 20 collates whether an execution address of a CPU (Central Processing Unit) 10 accords with a replaced instruction storage address wherein a replaced instruction that is an instruction to be replaced in a ROM (Read Only Memory) 50 is stored.例文帳に追加

照合部２０は、ＣＰＵ１０の実行アドレスが、ＲＯＭ５０において置換されるべき命令である被置換命令が格納された被置換命令格納アドレスと合致するか否かの照合を行う。 - 特許庁

To suppress memory insufficiency to perform high-speed processing in drawing processing by converting a drawing instruction including an instruction of logical operation processing into a drawing instruction not using the logical operation processing.例文帳に追加

論理演算処理の指示を含む描画命令を論理演算処理を使用しない描画命令に変換して描画処理する際に、メモリ不足となることを抑制して、高速に処理することを目的とする。 - 特許庁

A memory transfer routine detection circuit 12 inspects the instruction code and operand code of an instruction sequence stored in an instruction buffer 11, then, detects the combination of instructions expressing data transfer processing in a data cache 29.例文帳に追加

メモリ転送ルーチン検出回路１２は、命令バッファ１１に格納された命令列の命令コード及びオペランドコードを検査することにより、データキャッシュ２９内でのデータ転送処理を表す命令の組合せを検出する。 - 特許庁

A compressed instruction code (24 bit) is stored in a memory, the instruction code is accessed by converting a reading address, the read instruction code is extended to original size (32 bit) and executed by a CPU core.例文帳に追加

メモリに圧縮した命令コード（２４ビット）を格納しておき、この命令コードに読み出しアドレスを変換してアクセスし、読み出された命令コードを元のサイズ（３２ビット）に伸長し、これをＣＰＵコアが実行する。 - 特許庁

A rearranging part 7a sequentially reads the instruction codes of the program stored in the nonvolatile semiconductor memory 8, and rearranges the instruction codes rearranged in compiling, into normal order and stores them in an instruction buffer 7b.例文帳に追加

並べ替え部７ａは、不揮発性半導体メモリ８に格納されたプログラムの命令コードを順番に読み出し、コンパイル時に並び替えられた命令コードを正常な順番に並び替えてインストラクションバッファ７ｂに格納する。 - 特許庁

The selector 41 selects the Nop instruction code to be outputted when the instruction code outputted from the synchronous type memory is a jump instruction, selects the output of the latch to be outputted when it is a wait instruction, and selects the instruction code at the break point to be outputted when break point conditions are satisfied.例文帳に追加

セレクタ４１は、レジスタ５５により、前記同期式メモリから出力される命令コードがジャンプ命令のときは前記Ｎｏｐ命令コードを選択して出力し、Ｗａｉｔ命令のときは前記ラッチの出力を選択して出力し、ブレークポイント条件が成立したときは該ブレークポイントの命令コードを選択して出力する。 - 特許庁

Furthermore, a memory 102 stores the advertisement information from the reception section 101 and an operation instruction processing section 103 extracts the advertisement information on the basis of the reproduction instruction by the operation instruction stored in the memory 102 and outputs it to a reproduction processing section 141, which reproduces the information.例文帳に追加

また、メモリ１０２が受信処理部１０１からの広告情報を蓄積し、操作指示処理部１０３が、メモリ１０２で蓄積された広告情報から、操作指示による再生指示に基づいて広告情報を取り出し、再生処理部１４１に出力して再生する。 - 特許庁

A secure processor comprises: instruction executing means for executing the instruction; loading/storing control means for controlling the loading/storing of data in an external memory according to a command from the instruction executing means; and encryption processing means for encrypting/decrypting data between the loading/storing control means and the external memory.例文帳に追加

命令を実行する命令実行手段と、該命令実行手段からのコマンドに対応して外部のメモリに対するデータのロード／ストアを制御するロード／ストア制御手段と、該ロード／ストア制御手段と外部のメモリとの間でデータの暗号化／復号化を行う暗号処理手段とを備える。 - 特許庁

When it is decided that the instruction code is a memory access instruction to check a frame region by the decoder 1, and the memory address to be accessed by the instruction code is within a frame region set by a frame region table 3, a hit signal generating circuit 2 generates and outputs a hit signal.例文帳に追加

ヒット信号生成回路２は、デコーダ１によって当該命令コードがフレーム領域をチェックするメモリアクセス命令であると判定され、かつ当該命令コードによってアクセスされるメモリアドレスがフレーム領域テーブル３に設定されるフレーム領域内であれば、ヒット信号を生成して出力する。 - 特許庁

A secure processor includes: an instruction executing means for executing the instruction; a loading/storing control means for controlling the loading/storing of the data with respect to an external memory in accordance with a command from the instruction executing means; and an encryption processing means for encrypting/decrypting the data between the loading/storing control means and the external memory.例文帳に追加

命令を実行する命令実行手段と、該命令実行手段からのコマンドに対応して外部のメモリに対するデータのロード／ストアを制御するロード／ストア制御手段と、該ロード／ストア制御手段と外部のメモリとの間でデータの暗号化／復号化を行う暗号処理手段とを備える。 - 特許庁