「instruction memory」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

In response to a fetch command from the instruction control unit, the first instruction is copied from memory and stored in the instruction register 例文帳に追加

命令制御装置からの取出しコマンドに従って,最初の命令がメモリーからコピーされて命令レジスタへ格納される - コンピューター用語辞典

The processor unit includes a memory and a processor which writes an instruction to be executed by the direct memory access unit to the direct memory access unit by reading the instruction from the memory and executing it.例文帳に追加

ここで、プロセッサ部は、メモリと、メモリから命令を読み出して実行することで、ダイレクトメモリアクセス部が実行する命令を当該ダイレクトメモリアクセス部に書き込むプロセッサとを備える。 - 特許庁

To prevent deterioration of the use efficiency of an instruction memory by storing different programs in an instruction memory in each SIMD(Single Instruction Multiple Data) arithmetic unit.例文帳に追加

各ＳＩＭＤ演算器における命令メモリに対して、異なるプログラムを格納できるようにして、命令メモリの利用効率の低下を防止することができるようにする。 - 特許庁

A memory controller interface control part 170 transmits the instruction packet to a memory controller and receives a response packet that corresponds to the instruction packet and includes the ID included in the instruction packet from the memory controller.例文帳に追加

メモリコントローラインタフェース制御部１７０は、命令パケットをメモリコントローラに送信し、当該命令パケットに含まれるＩＤを含む、命令パケットに対する応答パケットをメモリコントローラから受信する。 - 特許庁

DATA PROCESSOR PROVIDED WITH INSTRUCTION TRANSLATOR, AND MEMORY INTERFACE DEVICE例文帳に追加

命令トランスレータを備えたデータ処理装置およびメモリインタフェース装置 - 特許庁

DISTRIBUTED SHARED MEMORY TYPE PARALLEL COMPUTER AND INSTRUCTION SCHEDULING METHOD例文帳に追加

分散共有メモリ型並列計算機および命令スケジューリング方法 - 特許庁

To provide memory access instruction vectorization that combines two or more memory access instructions into a single memory access instruction to increase memory bandwidth, which boosts performance of computing devices that have long memory access latency.例文帳に追加

メモリアクセス命令のベクトル化は、メモリのバンド幅を増やすことを目的として、２つ又はそれ以上のメモリアクセス命令を１つのシングルメモリアクセス命令に結合し、長いメモリアクセス待ち時間を持つコンピュータデバイスの性能を高める。 - 特許庁

A software dual- memory instruction can be compiled with the 1st and 2nd different programmed memory instructions.例文帳に追加

別々の第１および第２のプログラムされたメモリ命令からソフトデュアルメモリ命令をコンパイルできる。 - 特許庁

Thus, an instruction code cached in the instruction cache memory is fetched and an arithmetic operation is carried out (S28).例文帳に追加

このため、命令キャッシュメモリにキャッシュされている命令コードがフェッチされ、演算が実行される（Ｓ２８）。 - 特許庁

The instruction decoder decodes a very long instruction fetched from the use memory banks to be used in the next cycle.例文帳に追加

命令デコータは、次サイクルで使われる使用メモリバンクからフェッチされる超長命令をデコードする。 - 特許庁

When the buffer (9) is full, the read instruction saving means (13) generates a write instruction for writing the read instruction into a main memory (8), and sends to the main memory (8) the write instruction for writing the read instruction from a read instruction write/read generating means (16) after a write pointer (14) generates a write address of the main memory (8).例文帳に追加

バッファ（９）が一杯の場合には、リード命令退避手段（１３）でリード命令を主記憶装置（８）に書き込む命令を生成、ライトポインタ（１４）で主記憶装置（８）のライトアドレスを生成した後、リード命令書込／読出生成手段（１６）からリード命令を書き込むための命令を主記憶装置（８）に送出する。 - 特許庁

To improve instruction fetch performance when an instruction fetch to a discontinuous memory space does not occur.例文帳に追加

不連続なメモリ空間に対する命令フェッチが発生しない場合の命令フェッチ性能を向上させる。 - 特許庁

The programmer writes one mnemonic (memory-aiding) instruction for each machine-level instruction 例文帳に追加

(アセンブラ言語の場合)プログラマは,マシン(機械)レベルの命令ごとに簡略記憶(記憶を助ける)命令を一つ書く - コンピューター用語辞典

When no instruction to be fetched is stored in the cache memory, the cache memory decides whether or not the instruction should be fetched from an external memory according to the control signal.例文帳に追加

フェッチされるべき命令がキャッシュメモリに記憶されていないとき、制御信号に従って、キャッシュメモリは、命令が外部メモリからフェッチされるべきかを決定する。 - 特許庁

The program memory 21 memorizes an instruction A and an instruction B performing memory access processing to retrieve appointed data from a data memory 40 in stages mutually different of pipe line treatment.例文帳に追加

プログラムメモリ２１は、データメモリ４０から所定のデータを読み出すメモリアクセス処理を、パイプライン処理の相互に異なるステージで実行する命令Ａおよび命令Ｂを記憶する。 - 特許庁

The instruction expansion circuit expands compressed instruction data CID recovered from the compressed instruction data memory and forms program instructions which are supplied to the instruction cache.例文帳に追加

命令伸張回路は圧縮命令データメモリから回復された圧縮命令データＣＩＤを伸張して命令キャッシュに供給されるプログラム命令を形成する。 - 特許庁

An information processing apparatus 400 comprises a processor 410, a main memory 420 and a network 430 and includes, in an instruction set, a memory access instruction to enable a plurality of element data items designated by an instruction, among element data stored in the main memory 420, to be accessed with one instruction.例文帳に追加

情報処理装置４００は、プロセッサ４１０、主記憶４２０、ネットワーク４３０を備え、主記憶４２０に記憶された要素データのうち、命令で指定された複数の要素データを１命令でアクセスできるメモリアクセス命令を命令セットに含む。 - 特許庁

This microcomputer with built-in memory and connectable with the external memory as well is provided with a specified area branching instruction JM to be branched only to a specified area 12 of a memory space 10, which one instruction and minimum instruction length as an instruction.例文帳に追加

メモリを内蔵すると共に、外部メモリとも接続可能なマイコンは、命令として、メモリ空間１０の特定領域１２へのみ分岐可能であると共に、１命令で且つ最小命令長である特定領域分岐命令ＪＭを有する。 - 特許庁

To execute an instruction by a small amount of high-speed access memory at high speed.例文帳に追加

小量の高速アクセスメモリによって高速に命令を実行する。 - 特許庁

Machine instruction opcodes have 5 bits, and control memory has 1024 words. 例文帳に追加

機械命令演算コードは５ビットを持ち、制御記憶装置は1024語を持つ。 - コンピューター用語辞典

The control section can control interleave operation in which memory operation is started responding to operation instruction specifying the other memory bank even in memory operation responding to operation instruction specifying one memory bank, and parallel operation in which when memory operation specifying successively the other memory bank is instructed before memory operation responding to operation instruction specifying one memory bank is started, memory operation of both memory banks are started in parallel.例文帳に追加

制御部は、一のメモリバンクを指定した動作指示に応答するメモリ動作中でも他のメモリバンクを指定した動作指示に応答してメモリ動作を開始させるインタリーブ動作と、一のメモリバンクを指定した動作指示に応答するメモリ動作の開始前に続けて他のメモリバンクを指定したメモリ動作の指示があるとき双方のメモリバンクのメモリ動作を並列に開始させる並列動作とを制御可能である。 - 特許庁

A memory switching circuit 4 executes the switching of that memory bank according to the bank switching instruction of the memory bank switching control program.例文帳に追加

メモリ切替回路４は、前記メモリバンク切替制御プログラムのバンク切替命令により前記メモリバンクの切替を実行する。 - 特許庁

To adaptively vary the number of memory banks for an instruction cache of a primary cache memory and the number of memory banks for a data cache.例文帳に追加

１次キャッシュメモリにおけるインストラクションキャッシュ用のメモリバンクの数とデータキャッシュ用のメモリバンクの数を適応的に変化させる。 - 特許庁

This invention is constituted by dividing the instruction memory space of a main storage device 7 into an fixed area memory 1 and a cache memory 2.例文帳に追加

この発明は、主記憶装置７の命令メモリ空間を固定領域メモリ１とキャッシュメモリ２とに分割して構成される。 - 特許庁

A control part 11 decides whether an instruction read from an instruction memory 1 is a load instruction requiring two cycles at the execution or not.例文帳に追加

制御部１１は、命令メモリ１から読み出された命令が、実行処理時に２サイクルを必要とするロード命令であるか否かを判定する。 - 特許庁

When the CPU 2 processes a branch instruction, a comparator 7 determines whether or not the instruction of a branch destination is stored in an instruction cache memory 5.例文帳に追加

コンパレータ７は、ＣＰＵ２が分岐命令を処理するときに、命令キャッシュメモリ５に分岐先の命令が格納されているか否かを判定する。 - 特許庁

The instruction control part is composed of a controller 23, a program counter 24, a program memory 25 and an instruction decoder 26.例文帳に追加

命令制御部は、コントローラ２３、プログラムカウンタ２４、プログラムメモリ２５及びインストラクションデコーダ２６から構成される。 - 特許庁

SEMICONDUCTOR MEMORY USING STROBE SIGNAL EXCLUSIVE FOR INSTRUCTION AND ADDRESS, AND INSTRUCTION AND ADDRESS INPUT METHOD THEREFOR例文帳に追加

命令及びアドレス専用ストローブ信号を用いる半導体メモリ装置並びにその命令及びアドレス入力方法 - 特許庁

A nonvolatile memory access part 106 writes user data to the nonvolatile memory 111 according to a writing instruction.例文帳に追加

不揮発性メモリアクセス部１０６は書き込み命令に応じて、ユーザデータを不揮発性メモリ１１１に書き込む。 - 特許庁

The contents of a memory of the virtual machine, i.e., data of the instruction, etc., are stored in a pseudo memory storage part 4.例文帳に追加

擬似メモリ格納部４は、仮想マシンのメモリの内容、すなわち命令のデータ等が記憶される。 - 特許庁

A CPU 1 makes the memory access request of instruction/data to a directly connected central memory control part 2.例文帳に追加

ＣＰＵ１は、直結した中央メモリ制御部２に対して命令・データのメモリアクセス要求を行う。 - 特許庁

To reduce influence of memory latency generated from access to a main memory by a cache miss of a load instruction.例文帳に追加

ロード命令のキャッシュミスによるメインメモリへのアクセスから発生するメモリレイテンシの影響を軽減する。 - 特許庁

This circuit is equipped with a memory 11 for holding an instruction code for controlling boundary scan, a selector SL12 for transferring the instruction code from the memory 11 holding the instruction code to an instruction resister IR12, and a one-bit resister 14 connected in series to the instruction resister IR12.例文帳に追加

バウンダリスキャンを制御する命令コードを保持するメモリ１１と、命令コードを保持するメモリ１１から命令レジスタＩＲ１２へ命令コードを転送するセレクタＳＬ１２と、目例レジスタＩＲ１２に直列に接続された１ビットレジスタ１４を備える。 - 特許庁

To minimize instruction fetch penalty, and to optimize the use of memory band width.例文帳に追加

命令フェッチペナルティの最小化およびメモリ帯域幅の使用の最適化。 - 特許庁

An instruction memory 2 stores each routine corresponding to slots 0-39.例文帳に追加

命令メモリ２にはスロット０〜３９に対応した各ルーチンが記憶されている。 - 特許庁

Each of CPU, which executes the memory barrier instruction, registers the completion, transmits an indicator to a storage place and instructs the completion of the memory barrier instruction.例文帳に追加

メモリ・バリア命令を実行したそれぞれのＣＰＵは、完了を登録し、記憶場所へインディケータを送信してメモリ・バリア命令の完了を指示する。 - 特許庁

The debugging device 101, in a memory access instruction determining part 104, statically analyzes the loaded execute form program 107 to detect a data memory access instruction.例文帳に追加

デバッグ装置１０１は、メモリアクセス命令判定部１０４において、ロードした実行形式プログラム１０７を静的に解析し、データメモリアクセス命令を検出する。 - 特許庁

To provide a processor in a multiprocessor system in which a local instruction memory can be shared between processors in a form of increasing the size of the local instruction memory.例文帳に追加

ローカル命令メモリのサイズを実質的に拡大する形態でローカル命令メモリを各プロセッサ間で共有できるマルチプロセッサシステムにおけるプロセッサを提供する。 - 特許庁

An information processor adds a register value when executing the instruction to an address of a memory designated by the memory access instruction to expand the address (an expansion address), and executes memory access by use of the expansion address.例文帳に追加

メモリアクセス命令に指定されるメモリのアドレスに、当該命令実行時のレジスタ値を付加してアドレスを拡張（拡張アドレス）し、この拡張アドレスを用いてメモリアクセスを実施する。 - 特許庁

Some demonstrative embodiments include steps of generating an execution instruction of a predetermined executable format based on memory address data of a memory-access instruction representing a memory address.例文帳に追加

いくつかの説明のための実施例は、所定の実行可能なフォーマットの実行命令を、メモリーアドレスを表すメモリーアクセス命令のメモリーアドレスデータに基づき生成する段階を有する。 - 特許庁

If an instruction queue miss signal is turned to '1' (an instruction queue miss is generated) when the instruction cache memory existence signal is '1' (an instruction cache memory exists), the clear signal is turned to '1' and the input and output pointers 5, 7 are cleared.例文帳に追加

命令キャッシュメモリ有無信号＝１の場合（命令キャッシュメモリが存在する場合）において、命令キューミス信号＝１となると（命令キューミスが発生すると）、クリア信号＝１となり、入力ポインタ５及び出力ポインタ７がクリアされ。 - 特許庁

To achieve a low power consumption by reducing the number of access to an instruction cache tag memory without adding modification to an instruction cache controller in an instruction cache.例文帳に追加

命令キャッシュにおける命令キャッシュコントローラに修正を加えることなく、命令キャッシュタグメモリへのアクセス回数を減らし、低消費電力化を図る。 - 特許庁

An arithmetic processor 1 is capable of designating a memory access mode on the host side of an address designation field in the instruction codes of a load instruction and a store instruction.例文帳に追加

演算処理装置１は、ロード命令およびストア命令の命令コード中、アドレス指定フィールドの上位側において、メモリアクセスモードを指定可能である。 - 特許庁

To provide an instruction cache system for fetching instruction data to be read the next by a central processing unit(CPU) in advance from a program memory in a high speed instruction cache, and for reading the instruction data from the instruction cache, the instruction cache system to prevent the mishit of instruction data in the instruction cache whose capacity is small and to improve the performance of a microprocessor.例文帳に追加

中央処理装置（ＣＰＵ）が次に読み込むべき命令データを、プログラムメモリから高速の命令キャッシュに予め取り込んでおき、該命令キャッシュから命令データを読み出す命令キャッシュシステムに関し、小容量の命令キャッシュで命令データのミスヒットを無くし、マイクロプロセッサの性能向上を図る。 - 特許庁

A cache load instruction is made usable for loading data located in the address of a main memory to the cache memory and the cache load instruction is used in fetching data estimated to be used from the address of the main memory to the cache memory.例文帳に追加

メインメモリのアドレスにあるデータをキャッシュメモリにロードさせるためのキャッシュロード命令が使えるようにし、このキャッシュロード命令により、使用が予想されるデータをメインメモリのアドレスからキャッシュメモリに取り込めるようにする。 - 特許庁