「interface multiplexer」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

At a display part, a GUI(graphical user interface) of a hierarchical structure consisting of the network information, transponder information, multiplexer information and input port information in the order of upper sides is displayed on a monitor.例文帳に追加

表示制御部は、上位側から順に、ネットワーク情報、トランスポンダ情報、マルチプレクサ情報、および入力ポート情報からなる階層構造をなしているGUI(Graphical User Interface)をモニタに表示させる。 - 特許庁

The demultiplexed data that are demultiplex-processed by the multiplexer demultiplexer package 16 are sent to the interface packages 141-14n via a demultiplex bus 22.例文帳に追加

多重分離パッケージ１６で分離処理された分離データは、分離バス２２を介して各インターフェイスパッケージ１４１〜１４ｎに伝送される。 - 特許庁

Then the cell multiplexer/demultiplexer section 511 applies serial multiplexing to the cells to multiplex them with cells from other interface sections in the unit of cells and the multiplexed cells are fed to the ATM switch 52.例文帳に追加

そして、セルはセル多重／分離部で他のインタフェース部からのセルとセル単位にシリアル多重化され、ATMスイッチ52へ送られる。 - 特許庁

This device is provided with a multiplexer 31 which discriminates the interface format of the host, two EDID storage memories 23 and 25 which beforehand store the specification information relating to display for each interface format to be connected and the multiplexer 31 which outputs the specification information corresponding to the interface format to a graphic card from the memories 23 and 25 based on the discrimination result.例文帳に追加

ホスト側のインターフェイス形式を判別するマルチプレクサ３１と、表示に係る仕様情報を、接続されるインターフェイス形式ごとに予め記憶している２個のＥＤＩＤ格納メモリ２３，２５と、判別結果に基づきインターフェイス形式に応じた仕様情報をメモリ２３，２５からグラフィックカード側へ出力するマルチプレクサ３１とを備えている。 - 特許庁

A reference clock supplied from a clock package 12 is fed to each of interface packages 141-14n and a multiplexer demultiplexer package 16 via a multiplex data clock wire 18, multiplexer control circuits 421-42n of the interface packages 141-14n transmit the multiplexed data to the multiplexer demultiplexer package 16 via a multiplex bus 20, based on the supplied clock.例文帳に追加

クロックパッケージ１２から供給される基準クロックを多重データ用クロック配線１８を介して各インターフェイスパッケージ１４１〜１４ｎ及び多重分離パッケージ１６に供給し、各インターフェイスパッケージ１４１〜１４ｎの多重制御回路４２１〜４２ｎではその供給されたクロックに基づいて多重データを多重バス２０を介して多重分離パッケージ１６に伝送する。 - 特許庁

A voice character signal processing section 18 converting a voice into a character signal is connected to an ISDN line 7 via a multiplexer/ demultiplexer section 13 and a line interface section 12.例文帳に追加

音声を文字信号に変換する音声文字信号処理部１８は、多重分離部１３及び回線インターフェイス部１２を介してＩＳＤＮ回線７に接続されている。 - 特許庁

In addition, an ATM-CLAD 2 is constituted of network interface devices 22, 23, 27, a monitor controller 21, a VSC multiplexer 24 and terminal storage devices 25, 26.例文帳に追加

また、ＡＴＭ−ＣＬＡＤ２は、網インタフェース装置２２、２３、２７と監視制御装置２１、ＶＳＣ多重化装置２４、端末収容装置２５，２６から構成される。 - 特許庁

This debug circuit 1a is constructed of a functional block 10, a host interface logic 11, an application corresponding logic 12, a comparison circuit 13, a temporary register 14, a RAM 15, and a multiplexer 16.例文帳に追加

デバッグ回路１ａは、機能ブロック１０、ホストインタフェースロジック１１、アプリケーション対応ロジック１２、比較回路１３、テンポラリレジスタ１４、ＲＡＭ１５、マルチプレクサ１６からなる。 - 特許庁

When the image data are displayed by the 2nd system, the connection destination of a bus interface of a DVD drive 25 is switched to a stream controller 112 by a multiplexer 111.例文帳に追加

第２のシステムによって画像データを表示する場合、ＤＶＤドライブ２５のバスインタフェースの接続先は、マルチプレクサ１１１によってストリームコントローラ１１２に切り替えられる。 - 特許庁

The switch circuit 3 composed of a multiplexer switches output paths from the UARTs 2 to the respective interface circuits 5 and input paths from the respective interface circuits 5 to the UARTs 2 according to data registered in a switching register 4.例文帳に追加

マルチプレクサからなるスイッチ回路３は、切替レジスタ４に登録されたデータに基づいて、各ＵＡＲＴ２から各インターフェース回路５への出力経路を切り替えるとともに、各インターフェース回路５から各ＵＡＲＴ２への入力経路を切り替える。 - 特許庁

An ATM multiplexer 10A is provided with an error check unit 15 which monitors a header of an ATM cell data transmitted/received to/from a bulk unit 20B and detects the line failure, and a physical interface 13 which disconnects the layer 1 between the ATM multiplexer 10A and the bulk unit 20B on the detection of the line failure.例文帳に追加

ＡＴＭ多重化装置１０Ａは、バルク装置２０Ｂとの間で送受信されるＡＴＭセルデータのヘッダを監視して、回線障害を検知するエラーチェック部１５と、回線障害が検知されるとバルク装置２０Ｂとの間のレイヤ１を断つ物理インタフェース１３と、を備えている。 - 特許庁

Each low-speed channel interface module 4 receiving the optical signal via the multiplexer/demultiplexer 3 recognizes the signal to be addressed to itself from the OH signal and processes the received signal.例文帳に追加

合分波器３を介して、光信号を受け取った各低速回線インタフェースモジュール４は、その信号が自己宛ての信号であることをＯＨ信号より認識し処理する。 - 特許庁

To provide a UTOPIA(UNIVERSAL TEST AND OPERATIONS PHY INTERFACE FOR ATM) level 1/level 2 conversion system and its conver sion circuit in ATM multiplexer, which can reduce the circuit area considerably and simplify circuits.例文帳に追加

大幅な回路面積削減および回路の簡素化ができるＡＴＭ多重装置におけるＵＴＯＰＩＡレベル１／レベル２変換システムおよびその変換回路を提供する。 - 特許庁

Each interface section and the cell multiplexer/demultiplexer section 511 have a table on which correspondence relation of the identification information is registered and the table is used to set the identification information to each header part of communicated IP packets and cells with/ without conversion.例文帳に追加

各インタフェース部及びセル多重／分離部は、上記識別情報の対応関係が登録されたテーブルを持ち、通信するIPパケットやセルのヘッダ部に対し識別情報の設定や変換を行う。 - 特許庁

To provide a TS packet data multiplexing method and a multiplexer that can utilize a VBR system video encoder having a standard interface as it is and enhance the transmission efficiency.例文帳に追加

標準のインターフェースを有するＶＢＲ方式の映像エンコーダをそのまま利用でき、且つ、伝送効率の向上を図ることのできるＴＳパケットデータの多重化方法及び多重化装置を提供すること。 - 特許庁

The common memory part 114 has ≥1 multiplexers, ≥1 memory controllers 142 connecting to the multiplexer, and ≥1 memory parts 143 connecting to the memory controller 142 and the memory controller 142 is connected to the interface part 111 or 112 through one multiplexer part 140.例文帳に追加

上記共有メモリ部１１４は、１つ以上のマルチプレクサと、該マルチプレクサに繋がる１つ以上のメモリコントローラ１４２と、該メモリコントローラ１４２に繋がる１つ以上のメモリ部１４３を有し、前記メモリコントローラ１４２を１つのマルチプレクサ部１４０を介して上記インターフェース部１１１またはインターフェース部１１２に接続されている。 - 特許庁

When the image processing board 40 is not used, a multiplexer/demultiplexer 34 is switched to the side of an input/output interface 36, and a link width of communication between a system controller 20 and the image processing board 30 is set to 16.例文帳に追加

画像処理ボード４０が使用されない場合、マルチプレクサ・デマルチプレクサ３４を入出力インターフェイス３６側に切り替えて、システムコントローラ２０と画像処理ボード３０との間の通信のリンク幅を１６とする - 特許庁

The semiconductor device adopts a multiplexer (13) which select the memory controller or the built-in self-test circuit in a switchable manner as a circuit for connecting to the memory interface conforming to the control information input from the outside through the TAP controller.例文帳に追加

ＴＡＰコントローラを介して外部から入力する制御情報に従ってメモリインタフェースに接続する回路としてメモリコントローラ又ビルトインセルフテスト回路を切り替え可能に選択するマルチプレクサ（１３）を採用する。 - 特許庁

The communication unit includes a multiplexer/demultiplexer 33 that multiplexes voice signals from a plurality of terminals contained in a mobile terminal side into one frequency band of a wireless interface and transmits the multiplexed signal and demultiplexes the multiplexed voice signal from a base station side via the wireless interface and transmits the demultiplexed signals to a plurality of the terminals.例文帳に追加

移動端末側に収容される複数の端末からの音声信号を無線インタフェースの１周波数帯域に多重化して送出し、基地局側から無線インタフェースを介して多重化された音声信号を分離して複数の端末に送出する多重／分離装置３３を含む通信装置。 - 特許庁

The multiplexer alternatively selects one between the two input signals according to a switch signal CLOCK_-SEL given from the outside and inputs the selected input signal as a system clock SCLK to communicate with the outside to an external interface part 11.例文帳に追加

マルチプレクサは、外部から与えられる切替信号ＣＬＯＣＫ＿ＳＥＬにより、２つの入力信号のうち一方を択一的に選択し、外部と通信をするためのシステムクロックＳＣＬＫとして、外部インタフェース部１１に入力される。 - 特許庁

The digital correction A/D converter of a single A/D converter is foreground digital correction A/D converters 2, 3, 4, 5 which convert multiple reception signals output from the multiplexer in a reception interface 1 sequentially.例文帳に追加

単一のＡ／Ｄ変換器のデジタル補正型Ａ／Ｄ変換器は、受信インターフェース１のマルチプレクサから出力される複数の受信信号を順次にＡ／Ｄ変換するフォアグラウンドデジタル補正型Ａ／Ｄ変換器２、３、４、５である。 - 特許庁

To provide a multiplexer and a multiplex system that can efficiently utilize a high-speed digital leased line section even when not all E1 interface bands are in use and transmit data in excess of 3 channels per frame.例文帳に追加

Ｅ１インタフェースの帯域全てを使用していない場合においても、高速ディジタル専用線区間の効率的な利用ができ、１フレーム当たり３回線分を越えるデータを伝送する多重変換装置および多重変換方式を提供する。 - 特許庁

The multiplexer 20 outputs the timing signals generated by the test signal generating and judging parts 30, 40, and 50 to the DUT interface parts 60, 70, and 80 which are not connected to the test signal generating and judging parts 30, 40, and 50 at need.例文帳に追加

マルチプレクサ２０は、試験信号生成・判定部３０，４０，５０により生成されたタイミング信号を、当該試験信号生成・判定部３０，４０，５０に接続されていないＤＵＴインターフェイス部６０，７０，８０へ、必要に応じて出力する。 - 特許庁

The interface circuit 200 includes a multiplexer block 202 for inputting a first bias voltage 206 derived from a supply voltage 204 and a second bias voltage 208 derived from an external voltage supplied through the voltage of an IO pad 216.例文帳に追加

インターフェース回路２００は、供給電圧２０４から導出される第１バイアス電圧２０６とＩＯパッド２１６の電圧を通じて供給される外部電圧から導出される第２バイアス電圧２０８とを入力するマルチプレクサー・ブロック２０２を含む。 - 特許庁

A multimedia multiplex transmitter 100 is provided with a voice signal coding section 10, a video signal coding section 20, a voice signal buffer section 30, a video signal buffer section 40, a multiplexer section 50, a communication line interface section 60 and a voiceless sound detection section 70.例文帳に追加

マルチメディア多重化伝送装置１００は、音声信号符号化部１０と、映像信号符号化部２０と、音声信号バッファ部３０と、映像信号バッファ部４０と、多重化部５０と、通信回線インターフェース部６０と、音声無音検出部７０とを備える。 - 特許庁

Test signal generating and determining parts 30, 40, and 50 generate timing signals for generating test signals to be inputted to a semiconductor device (DUT) 10, which is an object of test, output the generated timing signals to DUT interface parts 60, 70, and 80, and output the generated timing signals to a multiplexer 20.例文帳に追加

試験信号生成・判定部３０，４０，５０は、ＤＵＴ１０に対して入力される試験信号を生成するためのタイミング信号を生成してＤＵＴインターフェイス部６０，７０，８０に出力するとともに、生成したタイミング信号をマルチプレクサ２０に対して出力する。 - 特許庁

The router 5 is provided with the ATM switch 52, an IP control section 53 that conducts routing control, a plurality of kinds of interface sections 512-517 provided individually for a plurality of transmission lines for diversified communications, and a cell multiplexer/demultiplexer section 511, and the router 5 manages communication of cells among the sections above by identification information.例文帳に追加

本発明によるルータ装置5では、ATMスイッチ52と、ルーティング制御を行うIP制御部53と、多様な通信が行われる複数の伝送路に対し個別に設けられた複数種類のインタフェース部512〜517と、セル多重／分離部511とを備え、各部間のセルの通信を識別情報により管理する。 - 特許庁

The communication apparatus 100 specifies the communication apparatus of a transmission destination in an ID insertion unit 103, embeds updating configuration data in the free bytes of SONET/SDH or OTN in a multiplexer interface unit 107, multiplexes them in normal communication data and transmits them.例文帳に追加

本発明の通信装置１００は、更新用のコンフィギュレーション・データを、ＩＤ挿入部１０３にて送信宛先の通信装置を指定し、マルチプレクサ・インターフェース部１０７にてＳＯＮＥＴ／ＳＤＨやＯＴＮの空きバイトに埋め込んで、通常の通信データに多重して送信する。 - 特許庁

Data read from the information storage buffer 802 and information assembled by the additional information assembly unit 806 is multiplexed by a multiplexer 807, assembled to an MAC frame by an MAC frame assembly unit 808, and sent to a packet network through a physical interface unit 809.例文帳に追加

情報格納バッファ８０２より読み出されたデータと付加情報組立部８０６により組み立てられた情報は、多重部８０７により多重され、ＭＡＣフレーム組立部８０８によりＭＡＣフレームに組み立てられ、物理インタフェース部８０９を介してパケット網に送出される。 - 特許庁

A transmission frame multiple unit 17 stores a PS generated by the PS multiplexer 15 into a video data transmission channel allocation region on a transmission frame, and an audio ES separated from the PS read from the recording disc 2 into a control data/audio data transmission channel allocating region on the transmission frame; and transmits them to a bus 4 via a bus interface 18.例文帳に追加

伝送フレーム多重化部１７は、PS多重化部１５が生成したPSを伝送フレーム上の映像データ伝送チャネル割当領域に、記録ディスク２から読み出したPSから分離したオーディオのESを伝送フレーム上の制御データ/オーディオデータ伝送チャネル割当領域に格納し、バスインタフェース１８を介してバス４に送信する。 - 特許庁

The image processing apparatus comprises a first semiconductor substrate provided with a system control section including a CPU, an image expansion circuit, an image processing circuit, and a second semiconductor substrate provided with a multiplexer or a selector for switching the path to a memory interface, and a plurality of memory interfaces for connection with a memory module or a memory device.例文帳に追加

ＣＰＵを含むシステム制御部を備えた第一の半導体基板と、画像伸張回路と、画像処理回路と、メモリインターフェースへのパスを切り替えるためのマルチプレクサまたはセレクタを持ち、メモリモジュールまたはメモリデバイスに接続するためのメモリインターフェースを複数持った第二の半導体基板と、を含んだことを特徴とする画像処理装置。 - 特許庁

The image forming apparatus 1 has: a HDD 102 with SATA (Serial ATA) interface; SAS (Serial Attached SCSI)/SATA multiplexer 101 with a plurality of host connecting ports which connect a plurality of SATA host controllers in an active condition to the HDD 102 so as to be able to access it; and an SATA host controller 103 inside the image forming apparatus 1 connected to the host connecting ports.例文帳に追加

画像形成装置１は、ＳＡＴＡインタフェースを持つＨＤＤ102と、アクティブ状態の複数のＳＡＴＡホストコントローラをＨＤＤ102にアクセス可能に接続する複数のホスト接続用ポートを有するＳＡＳ／ＳＡＴＡマルチプレクサ101と、前記ホスト接続用ポートに接続された画像形成装置1の内部のＳＡＴＡホストコントローラ103とを有する。 - 特許庁

This multiplexer 13 is provided with at least one cell bus 18, and a plurality of interface means 16 and 17 put received data in a prescribed format a cell, transmit and receive the cell by using either of at least one or more cell buses 18 and make the cell received from at least one cell bus 18 data in the prescribed format.例文帳に追加

本発明の多重化装置１３は、少なくとも一つのセルバス１８を備えており、複数のインターフェイス手段１６、１７が、受信した所定形式のデータをセルとし、少なくとも一つのセルバス１８のいずれかを用いてセルを送受信し、少なくとも一つのセルバス１８から受信したセルを所定形式のデータとしする。 - 特許庁