「level shift」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

To provide a multi-input differential amplifier that implements a desired input voltage range without using a level shift circuit in each operation mode.例文帳に追加

各動作モードにおいてレベルシフト回路を用いることなく所望の入力電圧範囲となる多入力差動増幅器を提供する。 - 特許庁

For example, the level shift circuit 31 consists of three switching elements Q1a-Q1c and 4 resistive elements R1a-R1d.例文帳に追加

例えば、レベルシフト回路３１は３個のスイッチング素子Ｑ１ａ〜Ｑ１ｃ及び４個の抵抗素子Ｒ１ａ〜Ｒ１ｄで構成されている。 - 特許庁

Thus, the number of times of the level measurement per unit time can be increased resulting in surely executing zone shift accordingly.例文帳に追加

これにより、単位時間あたりのレベル測定の回数を大きくすることができ、その分、ゾーン移行を的確に実行することができる。 - 特許庁

In a level shift circuit 101, when currents are made to flow through a gate resistance R4, a bias is applied to the gate of a transistor Q15.例文帳に追加

レベルシフト回路１０１において、ゲート抵抗Ｒ４に電流を流すことにより、トランジスタＱ１５のゲートにバイアスが印加される。 - 特許庁

It is also desirable that the upper limit variation and the upper limit level be set based on at least one of a following distance, vehicle speed, and shift position.例文帳に追加

上限変化量及び上限値は、車間距離、車速及び変速位置の少くとも一つに基づいて設定するとよい。 - 特許庁

To nearly uniform a level shift caused in pixel potential due to parasitic capacitance existing parasitically to a scan signal line in a display surface.例文帳に追加

走査信号線に寄生的に存在する寄生容量に起因して画素電位に生じるレベルシフトを表示面内で略均一にする。 - 特許庁

To provide a level shift circuit capable of accurately operating even if input timings of a voltage from multiple electric sources are different.例文帳に追加

多電源からの電圧の入力タイミングが異なる場合であっても、正確に動作することができるレベルシフト回路を提供する。 - 特許庁

A control unit generates the first and the second control signals to shift a first and a second voltage level of the Schmidt trigger.例文帳に追加

制御部は、シュミットトリガーの第１及び第２トリガー電圧のレベルをシフトさせるために、第１及び第２制御信号を発生させる。 - 特許庁

The NMOS12 and a NMOS1 constitute a current mirror circuit, while the NMOS1, a PMOS1, and a R1 constitute a level shift circuit 31.例文帳に追加

ＮＭＯＳ１２とＮＭＯＳ１は電流ミラー回路を構成し、ＮＭＯＳ１、ＰＭＯＳ１およびＲ１でレベルシフト回路３１を構成する。 - 特許庁

To simultaneously achieve reduction of power consumption and high-speed operation in a level shift circuit using a high breakdown voltage semiconductor switching element.例文帳に追加

高耐圧の半導体スイッチング素子を用いたレベルシフト回路において、消費電力の低減と高速動作とを同時に達成する。 - 特許庁

A level shifter 13 for boosting the voltage of the clock signal CK is provided for each SR flip-flop F1 for composing the shift register 11.例文帳に追加

シフトレジスタ１１を構成する各ＳＲフリップフロップＦ１毎に、クロック信号ＣＫを昇圧するレベルシフタ１３が設けられている。 - 特許庁

On the other hand, a phase shift is made by the level differences PS1 for the light flux from the light source of wavelength λ2 different from the wavelength λ1.例文帳に追加

一方、波長λ１とは異なる波長λ２の光源からの光束には、段差ＰＳ１により位相シフトが生じることとなる。 - 特許庁

The current-limiting circuit 21 limits the leakage current to the high potential power source VD from this capacitor C1 at its level shift time.例文帳に追加

電流制限回路２１は、コンデンサＣ１のレベルシフト時に、そのコンデンサＣ１から高電位電源ＶＤへの漏れ電流を制限する。 - 特許庁

When a shift lever is operated, a locked state of the shift lever is released by a lock mechanism 2 if a receiving intensity level of a first determination signal received by a receiving interface 18 of the shift lever coincides with the first determination condition and a receiving intensity level of a second determination signal received by the receiving interface 17 coincides with the second determination condition.例文帳に追加

シフトレバーが操作されようとすると、シフトレバーの受信インターフェース１８で受信した第１判定信号の受信強度レベルが第１判定条件に合致しかつ受信インターフェース１７で受信した信号を第２判定信号の受信強度レベルが第２判定条件に合致した場合に、ロック機構２によるシフトレバーのロック状態の解除を行う。 - 特許庁

The level shifter comprises a first input terminal and a second input terminal, connected to the output terminal of the first booster circuit and that of the second booster circuit, respectively, and is used to shift the voltage level of the input signal to a first voltage level.例文帳に追加

レベルシフターは前記第一昇圧回路と前記第二昇圧回路の出力端子にそれぞれ接続される第一入力端子と第二入力端子を有し、前記入力シグナルの電圧レベルを第一電圧レベルにシフトするのに用いられる。 - 特許庁

This signal processor is provided with a level shift circuit consisting of a transistor T1 for generating an off signal subjected to level shifting and a transistor T2 for generating an off signal subjected to level shifting, and a filter circuit 22 for eliminating an error signal due to the dv/dt transient signal.例文帳に追加

信号処理装置は、レベルシフトしたオフ信号を生成するトランジスタＴ１とレベルシフトしたオフ信号を生成するトランジスタＴ２とからなるレベルシフト回路と、dv/dt過渡信号による誤信号を排除するフィルタ回路２２とを備える。 - 特許庁

The present invention provides: a level shifting circuit 20 for performing the voltage level conversion of one input signal Sin and outputting a signal after voltage level conversion; and a duty factor correcting circuit 30 for entering output signals S7, S8 of the level shift circuit 20 and offsetting the deviation of the duty of the output signal S8 of the level shifting circuit with respect to the duty of the input signal Sin.例文帳に追加

１本の入力信号Ｓinを電圧レベル変換し、電圧レベル変換後の信号を出力するレベルシフト回路２０と、レベルシフト回路２０の出力信号Ｓ７，Ｓ８を入力して、入力信号Ｓinのデューティに対するレベルシフト回路の出力信号Ｓ８のデューティのずれを相殺するデューティ補正回路３０とを備える。 - 特許庁

First and second input terminals of a first level shifter 221 are connected to second and third output terminals of the first shift register 211 and a first output terminal, and first and second input terminals and an output terminal of a second level shifter 222 are connected to second and third output terminals of the second shift register 212 and the first output terminal.例文帳に追加

第１レベルシフタ２２１の第１、２入力端と出力端は第１シフトレジスタ２１１の第２、３出力端と第１出力端に、第２レベルシフタ２２２の第１、２入力端と出力端は第２シフトレジスタ２１２の第２、３出力端と第１出力端にそれぞれ接続する。 - 特許庁

The input/output circuit 1 is provided with a Schmitt circuit 3 composed of a 2-input NOR circuit NOR 1 and an inverter INV1, a deep standby cancellation circuit 4, a first level shift circuit 5 and a second level shift circuit 8, and the logic memory circuit part 2 is provided with a regulator circuit 6 and a register.例文帳に追加

入出力回路１には、２入力ＮＯＲ回路ＮＯＲ１とインバータＩＮＶ１からなるシュミット回路３、ディープスタンバイ解除回路４、第１のレベルシフト回路５、及び第２のレベルシフト回路８が設けられ、ロジック・メモリ回路部２には、レギュレータ回路６及びレジスタが設けられている。 - 特許庁

The level shift circuit 10 connects the output point 10a to a ground terminal 9 when an on-command signal of the LD MOS 15 is given to a control terminal 16 and the level shift circuit 10 connects the output point 10a to the 2nd power terminal 8 when an off- command signal of the LD MOS 15 is given to the control terminal 16.例文帳に追加

レベルシフト回路１０は、出力点１０ａを、制御端子１６にＬＤＭＯＳ１５のオン指令信号が与えられた状態でグランド端子９に接続し、制御端子１６にＬＤＭＯＳ１５のオフ指令信号が与えられた状態で第２電源端子８に接続する。 - 特許庁

With the conditions that the frequency of variably displaying identifying information reaches a prescribed value, a pachinko game machine carries out the control to shift the probability at which the shift to the jackpot game state is judged from a relatively higher-level high probability game state to a relatively lower-level low probability game state.例文帳に追加

パチンコ遊技機は、識別情報の可変表示の回数が所定回数となったことを条件に、大当り遊技状態に移行すると判定される確率が、相対的に高い高確率遊技状態から、相対的に低い低確率遊技状態に移行させる制御を行う。 - 特許庁

The clock voltage doubler uses two signals: a level shift clock signal in phase to a boosted clock and a level shift clock signal with an opposite phase thereto to produce a well bias voltage in a full wave rectification form, and supplies the produced voltage to a well of a transistor for driving the boosted clock signal.例文帳に追加

昇圧クロックに対して同相のレベル・シフト・クロック信号と、これと反転位相のレベル・シフト・クロック信号の２つを使用して、ウェル・バイアス電圧を全波整流の形で生成し、生成した電圧を、昇圧クロック信号を駆動するトランジスタのウェルに供給する。 - 特許庁

Flip-flops FF are connected to nodes A, B as a level holder circuit on current paths between loading PMOS transistors P1, P2 forming a level shift stage and a driving NMOS transistors N1, N2.例文帳に追加

レベルシフト段を構成する負荷用のＰＭＯＳトランジスタＰ１，Ｐ２と駆動用のＮＭＯＳトランジスタＮ１，Ｎ２との間の電流経路上のノードＡ，Ｂに、レベルホルダ回路としてフリップフロップＦＦを接続する。 - 特許庁

A video signal processing circuit 20 is provided with a level shift circuit 21 for directly inputting the video signal outputted from the system control loop 10 to a processing circuit in the subsequent stage after the level adjustment of the video signal.例文帳に追加

映像信号処理回路２０にシステム制御系１０から出力される映像信号を直接入力してそのレベルを調整し後段処理回路に送るレベルシフト回路２１を設ける。 - 特許庁

After expiration of the measurement time of the final PCM 4 (S208), data are transmitted (S209), an operation result is compared with a power saving level (S210) and shift to levels 1 to 3 is reported in accordance with the compared value and a power saving level.例文帳に追加

最終ＰＣＭ４の測定時間が終了したら（Ｓ２０８）データを送信し（Ｓ２０９）、演算結果と節電レベルとを比較し（Ｓ２１０）、その値に応じてレベル１〜３への移行を通知する。 - 特許庁

The test mode circuit 280 detects power source voltage Vcc1 having a voltage level at normal operation in accordance with a test mode shift signal MRS1 and generates a test mode signal TM of a L level.例文帳に追加

テストモード回路２８０は、テストモード移行信号ＭＲＳ１に応じて通常動作時の電圧レベルを有する電源電圧Ｖｃｃ１を検出してＬレベルのテストモード信号ＴＭを発生する。 - 特許庁

At that time, a level shift circuit 11 outputs a reference voltage signal Va obtained by shifting the level of the voltage Vcs- by a voltage V2 depending on an output voltage Vea from an error amplifier 9, to a comparator 8.例文帳に追加

その際、レベルシフト回路１１では、電圧Ｖｃｓ−を誤差増幅器９の出力電圧Ｖｅａに応じた電圧Ｖ２だけレベルシフトさせた基準電圧信号Ｖａを比較器８に出力する。 - 特許庁

After this learning, the DC offset control is performed accurately at a high speed by operating the reference level so that the output of the 2nd integrator 7 becomes zero with the use of the level shift amount being kept.例文帳に追加

この学習後は、保持されたレベルシフト量を用いて、第２の積分器７の出力が零になるように、リファレンスレベルを操作することにより、高速、且つ正確にＤＣオフセットコントロールを行う。 - 特許庁

A control circuit, connected to a negative-voltage generation circuit, includes an output node connected to a high-frequency switch circuit and a level shift circuit that supplies a signal of a negative potential as a low-level control signal supplied to the high-frequency switch circuit, and discharges electric charges stored in the output node before the level shift circuit operates.例文帳に追加

制御回路は、負電圧発生回路に接続されるとともに、出力ノードが高周波スイッチ回路に接続され、高周波スイッチ回路に供給するローレベルの制御信号として負電位の信号を供給するレベルシフト回路を有し、出力ノードに蓄積されている電荷を、レベルシフト回路が動作する前に放電させる。 - 特許庁

A scan control circuit 3 transmits a plurality of scan signal inputs 1 at the timings varied by a delay circuit 20 on the basis of the timing of an output control input 2 and a plurality of level shift circuits 7 perform a plurality of high-voltage level shifts by receiving the plurality of the level shift inputs from the scan control circuit and output drive signals.例文帳に追加

スキャン制御回路３が、出力コントロール入力２のタイミングを基準にして複数のスキャン信号入力１を遅延回路２０により異なったタイミングで伝達し、複数のレベルシフト回路７が、スキャン制御回路からの複数のレベルシフト入力を受けて複数の高圧レベルシフトを行い、ドライブ信号を出力する。 - 特許庁

The class D amplifier 3N includes: a PWM waveform generating circuit comprising an integral amplifier 4N and a Schmitt trigger circuit 5N; a level shift circuit 6N for shifting the level of a PWM signal; an output buffer B1 for amplifying a signal subjected to level shift; and a feedback circuit 7N for negatively feeding back the output of the output buffer B1 to the integral amplifier 4N.例文帳に追加

Ｄ級アンプ３Ｎは、積分アンプ４Ｎ及びシュミット・トリガ回路５ＮからなるＰＷＭ波形生成回路と、ＰＷＭ信号をレベルシフトするレベルシフト回路６Ｎと、レベルシフトした信号を増幅する出力バッファＢ１と、出力バッファＢ１の出力を積分アンプ４Ｎに負帰還する帰還回路７Ｎとを備える。 - 特許庁

A driving circuit 22 is connected between an interconnecting point of the first and second level shift FETs 25, 26 and a gate of the main switching element 20.例文帳に追加

第１及び第２のレベルシフト用ＦＥＴ２５，２６の相互接続点と主スイッチング素子２０のゲートとの間に駆動回路２２を接続する。 - 特許庁

A D/A converter 100 according to an embodiment of the present invention includes a selection circuit 21, an analog level shift circuit 41, and a lower order D/A converter 6.例文帳に追加

本発明の一態様であるＤ／Ａコンバータ１００は、選択回路２１、アナログレベルシフト回路４１、下位Ｄ／Ａコンバータ６を有する。 - 特許庁

According to an embodiment, the bidirectional level shift circuit provided includes a first circuit, a second circuit, a third circuit and fourth circuits.例文帳に追加

実施形態によれば、第１の回路と、第２の回路と、第３の回路と、第４の回路と、を備えた双方向レベルシフト回路が提供される。 - 特許庁

A 1st conversion circuit 14 consisting of an inverter 14a and an intermediate conversion circuit 14b and a 2nd conversion circuit 15 conduct a level shift operation.例文帳に追加

レベルシフト動作を、インバータ１４ａおよび中間変換回路１４ｂからなる第１変換回路１４と、第２変換回路１５とで行う。 - 特許庁

To improve performance of a shift register circuit having simplified constitution while suppressing level variation in the circuit during data transfer.例文帳に追加

簡素化された構成をもつシフトレジスタ回路において、データ転送時のレベル変動を抑制し、シフトレジスタ回路の性能をさらに改善すること。 - 特許庁

To provide a level shift circuit capable of suppressing power consumption and also improving a drive margin so that a transition time can be controlled within a prescribed range.例文帳に追加

レベルシフト回路において、消費電力を抑制しながら、遷移時間を所定の範囲に収められる駆動マージンを向上することである。 - 特許庁

To provide a level shift circuit capable of suppressing deterioration in characteristics even when driven at the maximum value within the rated range of a power supply voltage.例文帳に追加

電源電圧の定格範囲のうち最大値で駆動される場合にも特性の劣化を抑制することができるレベルシフト回路を提供する。 - 特許庁

By transferring the high level "For signal" is supplied to an AND circuit 12a-10, the display control signal is transferred to a shift register 12a-6.例文帳に追加

そして、アンド回路１２ａ-10 にハイレベルのＦｏｒ信号が供給されることにより、表示制御信号はシフトレジスタ１２ａ-6に転送される。 - 特許庁

A nonvolatile storage device 1 includes a booster controller circuit 10, a booster circuit 20, a level shift circuit 30, a Y decoder 40, and a main body circuit 50.例文帳に追加

不揮発性記憶装置１は、ブースタコントローラ回路１０、ブースタ回路２０、レベルシフト回路３０、Ｙデコーダ４０、本体回路５０を備える。 - 特許庁

The level shift circuit includes: a drive circuit 11; and an output circuit 12 driven by a drive signal generated by the drive circuit 11.例文帳に追加

レベルシフト回路は、駆動回路１１と、駆動回路１１において生成された駆動信号により駆動される出力回路１２とを備えている。 - 特許庁

To provide a semiconductor integrated circuit device comprising a level shift circuit satisfying both stability and high speed response through a simple arrangement.例文帳に追加

簡単な構成で、しかも安定性と高速応答性を両立させたレベルシフト回路を備えた半導体集積回路装置を提供する。 - 特許庁

Furthermore, differently from a charge pump, without requiring any operating clock, the level shift latch suppresses spurious mainly caused by a higher harmonic wave of the clock.例文帳に追加

またチャージポンプと異なり、レベルシフトラッチは動作クロックを要せず、クロックの高調波を主因とするスプリアスを抑止することが可能となる。 - 特許庁

To prevent the operating speed of a level shift circuit from lowering even if supply voltage drops, and to suppress through current which flows between two power sources transiently.例文帳に追加

電源電圧が低下してもレベルシフト回路の動作速度が低下せず、かつ、２電源間を過渡的に流れる貫通電流を抑制する。 - 特許庁

An output circuit comprises a high-side transistor 13, a low-side transistor 14, a gate protecting circuit 10, a level shift circuit 8, and a predriver circuit 7.例文帳に追加

出力回路は、ハイサイドトランジスタ１３と、ローサイドトランジスタ１４と、ゲート保護回路１０と、レベルシフト回路８と、プリドライバ回路７とを備える。 - 特許庁