「lock loop」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

The error signal is fed to a phase shifting input of a phase lock loop.例文帳に追加

この誤差信号は、位相同期ループの位相シフト入力に供給される。 - 特許庁

To provide a phase-locked loop integrated circuit, having fast phase-lock characteristics.例文帳に追加

速い位相ロック特性を有する位相同期ループ集積回路を提供する。 - 特許庁

SEMICONDUCTOR DEVICE CAPABLE OF USING INFORMATION ON DELAY LOCK STATE OF DELAY LOCKED LOOP例文帳に追加

ディレイロックループのディレイロック状態の情報の使用が可能な半導体素子 - 特許庁

DIGITAL PHASE LOCK LOOP CIRCUIT AND ITS CONTROL METHOD例文帳に追加

デジタル位相同期ループ回路及びこのデジタル位相同期ループ回路の制御方法 - 特許庁

A direct digital synthesizer is operatively coupled to the input part of the phase lock loop, with the synthesizer configured to generate a low-frequency signal that is transmitted to the phase lock loop.例文帳に追加

直接デジタル合成器は位相ロックループの入力部に動作可能に結合され、合成器は位相ロックループに送出される低周波信号を生成する。 - 特許庁

The pulse light transmission can be reconciled with the phase difference detection by the intervention of the phase lock loop.例文帳に追加

フェーズロックループの介在により、パルス送光と位相差検出とが両立する。 - 特許庁

To provide a delay lock loop circuit which can be achieved, without having to enlarge the circuit area.例文帳に追加

回路面積を大きくすることなく、遅延ロックループ回路を提供すること - 特許庁

To supply an output signal of an equalizing circuit to a phase lock loop of an A/D converter.例文帳に追加

等化回路の出力信号をＡ／Ｄ変換器のＰＬＬに供給する。 - 特許庁

To perform an open loop test of a PLL circuit and a closed loop test including a lock-up time in the same inspection process.例文帳に追加

ＰＬＬ回路の開ループテストおよびロックアップタイムを含めた閉ループテストを同一の検査工程で実施できるようにすること。 - 特許庁

To shorten the lock up time of a phase-locked loop at change of frequency, without having to switch loop constitution.例文帳に追加

ループ構成を切り替えることなく、周波数変更時における位相同期ループのロックアップタイムを短縮することを目的とする。 - 特許庁

When the second charge pump 14 is switched on, it forms a second phase lock loop.例文帳に追加

第２の電荷ポンプ１４が、オンに切り替えられると、第２の位相ロック・ループを形成する。 - 特許庁

The phase-locked loop integrated circuit is also equipped with a charge pump and a phase lock accelerator.例文帳に追加

この位相同期ループ集積回路は、電荷ポンプ及び位相同期アクセレータを備える。 - 特許庁

To provide a delay locked loop (DLL) circuit which can lock a phase more speedily.例文帳に追加

位相同期をより迅速に行うことのできるディレイロックドループ（ＤＬＬ）回路を提供する。 - 特許庁

To provide a device and a method for detecting a delay trouble of a phase lock loop circuit.例文帳に追加

フェーズロックループ回路の遅延故障を検出する方法及び装置を提供する。 - 特許庁

To provide a phase-locked loop circuit that has a short lock time from a dead lock state restored to a locks state.例文帳に追加

デッドロック状態から復帰してロック状態となるまでの引き込み時間が短いフェーズロックドループ回路を提供すること。 - 特許庁

The present invention relates to a system and method for configuring a dividing ratio of a phase-locked loop (PLL) which does not require the phase-locked loop circuit to lock.例文帳に追加

位相同期ループ回路のロックを必要としない、位相同期ループ（ＰＬＬ）分周比を設定するためのシステムおよび方法。 - 特許庁

The cover 14 is located inside a loop when the band part 12 is inserted into the band lock part 13 and the loop is formed.例文帳に追加

前記カバー部１４は、前記バンド部１２が前記バンドロック部１３に差し込まれてループを形成したときに、このループの内側に位置する。 - 特許庁

The phase lock loop converts the low-frequency signal to a high-frequency signal that is transmitted to the second input part of the processor, and the phase lock loop provides signal modulation that is synchronous with signal demodulation.例文帳に追加

位相ロックループは、低周波信号を、プロセッサの第２の入力部に送出される高周波信号に変換し、位相ロックループは信号復調と同期する信号変調を行う。 - 特許庁

A plurality of loop filters with different time constants are connected to the loop filter block 30, the loop filters are switched by the control of a switching part, and a loop filter suitable for a lock time needed when each frequency is switched is used.例文帳に追加

ループフィルタブロック３０には時定数の異なる複数のループフィルタを接続し、切替え部の制御によりこれらを切り替え、各周波数切替え時において必要とされるロック時間に好適なループフィルタを使用する。 - 特許庁

A delay lock loop circuit includes a phase change circuit, a delay line circuit and delay control circuit.例文帳に追加

遅延ロックループ回路は、位相変更回路と、遅延線回路と、遅延制御回路とを具備する。 - 特許庁

SIGNAL PROCESSING APPARATUS, NON-INTEGRAL FREQUENCY DIVIDER AND FRACTIONAL N-PHASE LOCK LOOP SYNTHESIZER USING THE SAME例文帳に追加

信号処理装置及び非整数分周器並びにこれを用いたフラクショナルＮ−ＰＬＬシンセサイザ - 特許庁

To provide a PLL(phase lock loop circuit) which is formed on a semiconductor chip and is highly accurate.例文帳に追加

半導体チップ上に形成した精度の高いＰＬＬ（フェーズロックループ回路）を提供する。 - 特許庁

SIGNAL GENERATION CIRCUIT USING DELAYED LOCK LOOP AND SEMICONDUCTOR DEVICE HAVING SAME例文帳に追加

遅延同期ループを用いた信号生成回路及び同信号生成回路を有する半導体装置 - 特許庁

In the exercise, a user inserts a palm into an insertion part 5 formed inside the first loop 7 and inserts the fingers other than the thumb into a lock part 6 formed inside the second loop 8 to lock the dumbbell 1.例文帳に追加

トレーニングを行なう際は、第１のループ７内に形成された挿通部５に掌を通し、さらに第２のループ８内に形成された係止部６に拇指以外の指を通してダンベル１を係止する。 - 特許庁

A center frequency of the voltage control oscillator of the sub-PLL loop is set so that its frequency variable range and the frequency variable range of the main PLL loop may be overlapped in a part, and when a lock detection circuit 57 detects that the sub-PLL loop is in a lock state, the loops operating as a main PLL loop and a sub-PLL loop are switched.例文帳に追加

サブＰＬＬループの電圧制御発振器の中心周波数を、その周波数可変範囲がメインＰＬＬループの周波数可変範囲とその一部で重なるように設定し、サブＰＬＬループがロック状態であることをロック検出回路５７で検出したとき、メイン及びサブＰＬＬループとして動作するループを切り替える。 - 特許庁

To provide a phase detector for a PLL (phase-locked loop), minimizing a false lock between a frequency-division reference frequency signal and the signal from a loop frequency divider.例文帳に追加

分周基準周波数信号と、ループ分周器からの信号との虚偽ロックを最小限に抑えるPLLのための位相検出器を提供する。 - 特許庁

A phase lock loop 130 has an output part operatively connected to a second input of the processor.例文帳に追加

位相ロックループ１３０は、プロセッサの第２の入力部に動作可能に接続される出力部を有する。 - 特許庁

To provide a device for prevention of milk bottles which babies hold by hands from falling by using of rubbers and applying the loop lock.例文帳に追加

ゴムを使いループロックを応用し赤ちゃんが手にする哺乳ビンの落下防止具を提供する。 - 特許庁

The belt 10 is equipped with a gear-lock means 12 for fixing the belt 10, the gear-lock means 12 is composed by a hoop- and-loop fastener 14, and a loop side 16 and a hook side 18 of the hoop-and-loop fastener 14 are fitted near both the ends of the belt 10.例文帳に追加

ベルト１０にはベルト１０どうしを固定する係止手段１２が装備されており、係止手段１２は面ファスナ１４により構成され、面ファスナ１４のループ側１６およびフック側１８がそれぞれベルト１０の両端部近傍に装着されている。 - 特許庁

To provide a semiconductor device capable of using information of a delay lock state by detecting the delay lock state of a delay locked loop having hierarchical delay lines.例文帳に追加

階層的遅延ラインを有するディレイロックループのディレイロック状態を検出し、ディレイロック状態の情報の使用が可能な半導体素子を提供する。 - 特許庁

To provide a semiconductor device capable of using information of a delay lock state by detecting the delay lock state of a delay locked loop having hierarchical delay lines.例文帳に追加

階層的遅延ラインを有するディレイロックループのディレイロック状態を検出し、ディレイロック状態の情報の使用が可能な半導体素子を提供する。 - 特許庁

A PLL circuit 60 is provided with a control loop 66 which performs the phase lock of a read EFM signal to generate a read clock, and a control loop 68 which performs the phase lock of an ATIP synchronous signal to generate a write clock.例文帳に追加

ＰＬＬ回路６０は、読込ＥＦＭ信号に位相ロックして読込クロックを生成する制御ループ６６と、ＡＴＩＰ同期信号に位相ロックして書込クロックを生成する制御ループ６８を備える。 - 特許庁

To provide a delay lock loop circuit with a smaller circuit area and a semiconductor integration circuit device installed with the delay lock loop circuit, which address a wide frequency band from a low frequency to a high frequency.例文帳に追加

低い周波数から高い周波数までの幅広い周波数帯域に対応して、回路面積の小さい遅延ロックループ回路、その遅延ロックループ回路を搭載する半導体集積回路装置を提供する。 - 特許庁

To provide a phase lock loop in restoration of a wideband channel clock and a static phase error control method for the same.例文帳に追加

広帯域チャンネルクロック復元時の位相同期ループ及びその静止位相誤差制御方法を提供する。 - 特許庁

A phase lock loop is operated in a clock signal receiving part 15, and the clock signal of the frequency fclk is reproduced.例文帳に追加

クロック信号受信部１５では位相同期ループを動作させ、周波数ｆclk のクロック信号を再生する。 - 特許庁

The delay lock loop in a DDR DRAM is locked by the external clock signals and generates internal interleaved clock signals.例文帳に追加

ＤＤＲ ＤＲＡＭ内の遅延ロックループは、外部クロック信号にロックされ、内部インタリーブクロック信号を発生させる。 - 特許庁

DELAY LOCK LOOP CIRCUIT, TIMING GENERATOR, SEMICONDUCTOR TEST APPARATUS, SEMICONDUCTOR INTEGRATED CIRCUIT, AND DELAY AMOUNT CALIBRATION METHOD例文帳に追加

遅延ロックループ回路、タイミング発生器、半導体試験装置、半導体集積回路及び遅延量校正方法 - 特許庁

A loop 52 is formed at the linkage knot 51 of the string-like member 50 so that the string-like member 50 which is put through the hole 40a of the lock-release lever 40 can be put through the loop 52.例文帳に追加

紐状部材５０の連結結び目５１には輪５２が形成され、ロック解除レバー４０の孔部４０ａに通された紐状部材５０が輪５２に通される。 - 特許庁

A transmission timing generator used in a transmit data path includes a high-frequency clock generator such as a phase lock loop and a delay lock loop or the like equipped with an input for receiving an oscillator or a base clock input.例文帳に追加

送信データ経路において使用する送信タイミング発生器が、オシレータ又は基準クロック入力を受取るための入力を具備しているフェーズロックループ又は遅延ロックループ等の高周波数クロック発生器を包含している。 - 特許庁

Install an observer callback in the event loop (CFRunLoop) for the current thread, that will lock and unlock the Global Interpreter Lock(GIL) at appropriate times, allowing other Python threads to run while the event loop is idle.Availability: OSX 10.1 or later.例文帳に追加

現在のスレッドのイベントループ(CFRunLoop)中のオブザーバにコールバックを行ない、適切な時にグローバルインタープリタロック(GIL)を、イベントループが使用されていない間、他の Python スレッドの起動ができるようにロックしたり、ロックの解除をしたりします。 有効性:OSX 10.1以降 - Python

To provide a cascadable divide-by-two binary counter circuit for use as a synchronous divider circuit in a phase lock loop.例文帳に追加

フェーズ・ロック・ループにおいて同期分周回路としてカスケード接続して使用可能な２分割２進カウンタを提供する。 - 特許庁

The invention indicates an electrostatic capacitance type obstacle detection system/detection method using a phase lock loop.例文帳に追加

本発明は位相ロックループを利用した静電容量方式の障害物感知システムおよび感知方法を開示する。 - 特許庁

The clock and data recovery circuit is clocked by a local clock signal and includes a numerical phase lock loop arranged.例文帳に追加

クロック／データ復元回路は、ローカルクロック信号によってクロックが供給され、配置される数値位相同期ループを含む。 - 特許庁

PHASE-LOCK LOOP OF WIDE TRACKING-RANGE, AUTO TRACKING, AND LOW-JITTER FOR SWEEP FREQUENCY SYSTEM AND FIXED FREQUENCY SYSTEM例文帳に追加

掃引周波数システム及び固定周波数システムのための、広トラッキングレンジ、自動トラッキング、低ジッタを有する位相ロックループ - 特許庁

For the calibration operation, the frequency synthesizer includes a second charge pump 14 connected to a phase comparator 3 in the first phase lock loop, and a second loop filter 15 in the high-frequency access part.例文帳に追加

較正動作のために、高周波アクセス部に、第１の位相ロック・ループ内の位相比較器３に接続された第２の電荷ポンプ１４および第２のループ・フィルタ１５を備える。 - 特許庁