「lock loop」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

When it is detected the carrier reproduction loop is locked in a demodulator 6 and the frames of data from the demodulator 6 cannot be synchronized, the generation of pseudo lock is judged and a detecting signal (c) is outputted.例文帳に追加

復調器６においてキャリア再生ループがロックし、かつ復調器６からのデータのフレーム同期が取れないことが検出されると、疑似ロックが発生したとして検出信号ｃが出力される。 - 特許庁

To provide a phase lock loop capable of widely dealing with dispersion in frequency characteristics of external clock signals and improving the stability of frequency characteristics without changing the central frequency.例文帳に追加

中心周波数を変更することなく、外部クロック信号の周波数特性のバラツキにより広く対応でき、周波数特性の安定性向上を図ることができる位相同期回路を提供する。 - 特許庁

The frequency synthesizer 1 includes a first phase lock loop and a high-frequency access part, which includes a digital-analogue converter 20 that is connected to a second input of a voltage-controlled oscillator.例文帳に追加

周波数シンセサイザ１が、第１の位相ロック・ループおよび高周波アクセス部を備え、高周波アクセス部は、電圧制御発振器の第２の入力に接続されたデジタル／アナログ変換器２０を備える。 - 特許庁

To provide a delay lock loop circuit which can stably obtain a fine delay amount, independently of the variation of the temperature and the power source voltage or the variation of a delay amount due to the process conditions and so forth.例文帳に追加

温度および電源電圧の変動やプロセス条件等によるディレイ量の変動にかかわらず、微少な遅延量を安定的に得ることを可能にするディレイロックループ回路を提供する。 - 特許庁

The processing concerning the guard of each tenant is carried out by a system consisting of a tenant control part 70, the terminal units 80 of the part 70, a crime prevention sensor loop serving as a terminal device, a guarded state setting device and an electric lock.例文帳に追加

各テナントの警備に関する処理は、テナント制御部７０、その端末ユニット８０及び端末器である防犯センサループ、警備状態設定装置、電気錠の系統で行われる。 - 特許庁

A coaxial structure formed with the long pin and the lock hole becomes a 1/4-wavelength transducer, thereby the SMA connector has functions of loop coupling and transformation, and the Q value of the cavity is improved.例文帳に追加

一方、長いピンとロック孔とで形成される同軸構造は４分の１波長変換器となり、その結果ＳＭＡコネクタはループ結合と変換との機能を持ってキャビティのＱ値を向上する。 - 特許庁

While performing coarse adjustment of a local oscillation frequency by a first lock loop using an up/down counter 5, and making operation to load or pump electric charge to a capacitor according to phase difference unnecessary by performing fine tuning of the local oscillation frequency by a second lock loop using a S/H circuit 11; it becomes possible to omit a LPF which uses a large size capacitor from a frequency synthesizer.例文帳に追加

アップ／ダウンカウンタ５を用いた第１のロックループによって局部発振周波数の粗調整を行うとともに、Ｓ／Ｈ回路１１を用いた第２のロックループによって局部発振周波数の微調整を行うことにより、位相差に応じてコンデンサに電荷をチャージしたりポンプしたりする動作を不要とし、大容量のコンデンサを用いるＬＰＦを周波数シンセサイザから省略できるようにする。 - 特許庁

In order to calibrate the gain of the digital-analogue converter 20, a voltage comparator 21 compares an output voltage of the digital-analogue converter 20 with a voltage stored in the second loop filter, after disconnecting the second charge pump 14 of the second phase lock loop, which has been previously locked onto a determined output frequency.例文帳に追加

デジタル／アナログ変換器２０の利得を較正するために、決められた出力周波数に予めロックされた第２の位相ロック・ループの第２の電荷ポンプ１４を切り離した後に、電圧比較器２１が、デジタル／アナログ変換器２０の出力電圧を、第２のループ・フィルタ内に蓄えられた電圧と比較する。 - 特許庁

The reproduction circuit 50 comprises: a selector 53 making either of the loops to operate selectively; and a voltage generation circuit 54 which makes a control voltage be generated in each loop, and temporarily restores the control voltage during operation of the frequency lock loop to the neutral state before the arrival of an input signal.例文帳に追加

この再生回路５０は、各ループのうちのいずれか一方を選択的に動作させるセレクタ５３と、各ループにおいてそれぞれ制御電圧を発生させ、周波数ロックループの動作中に制御電圧をいったん入力信号の到来前の中立状態に戻す電圧発生回路５４と、を備える。 - 特許庁

And in this case, as a circuit having no feedback loop is used for the equalizing circuit 7, an output signal of this equalizing circuit 7 is supplied to a phase lock loop 11 and can be used for extracting a data clock of a reproduced signal when analog/digital conversion is performed by the A/D converter 6.例文帳に追加

そしてこの場合に、等化回路７には例えば帰還ループを有しない回路が用いられるので、この等化回路７の出力信号を位相ロックループ１１に供給してＡ／Ｄ変換器６でアナログ−デジタル変換を行う際の再生信号のデータクロックの抽出に用いることができる。 - 特許庁

To realize stability in an oscillation frequency and to shorten a lock-up time by changing a supply current in accordance with a phase deviation while using a simple loop filter as a conventional one in a PLL circuit.例文帳に追加

ＰＬＬ回路において、従来と同様の簡易なループフィルタを使用しながら、位相のずれに応じて供給電流を変化させることで、発振周波数の安定性とロックアップタイムの短縮を実現すること。 - 特許庁

In a PLL circuit having an ultra-low cutoff frequency not larger than 0.1 Hz, a gain in a primary loop gain portion 4 is forcedly increased in a phase lock mode so as to increase the step fluctuation tolerance.例文帳に追加

０．１Ｈｚ以下の超低周波のカットオフ周波数を有するＰＬＬ回路において、ステップ変動耐力を増加させるために、位相ロック状態において、一次ループゲイン部４のゲインを強制的に増加させる。 - 特許庁

To prevent a stabilized control loop from causing lock deviation, even if an implantation current and an operation temperature at a stabilized position of a wavelength and strength have changed by a secular change in characteristic of a laser light source 1a.例文帳に追加

レーザ光源１ａの経時的な特性変化により、波長および強度の安定化位置における注入電流と動作温度が変わってしまっても、安定化制御ループがロックはずれを生じなくする。 - 特許庁

To provide a wide tracking-range phase-lock loop(PLL) circuit that achieves minimal jitter in a recovered clock signal, regardless of the source of the jitter (i.e., whether it is in the source or the transmission media).例文帳に追加

ジッタの源に関係なく（すなわちそれがソースにあるか伝送媒体にあるかに関係なく）、復元されたクロック信号におけるジッタを最小とする、トラッキングレンジの広い位相ロックループ（ＰＬＬ）回路を提供する。 - 特許庁

An IC chip 20 is made up of a PLL(phase-lock loop) circuit 3 for supplying a system clock, a logic circuit 4 to be tested at an actual operation speed, and a BIST circuit 5 for compression-storing a test result as test result data 17.例文帳に追加

ＩＣチップ２０は、システムクロックを供給するＰＬＬ回路３、実動作速度によるテストされる論理回路４、及び、テスト結果をテスト結果データ１７として圧縮格納するＢＩＳＴ回路５で構成される。 - 特許庁

A frequency impulse is impressed as a reference clock signal to an examined phase lock loop circuit 52, and a wave form of a signal output from the circuit 52 is converted into an analytical signal to estimate an instantaneous phase thereof.例文帳に追加

被試験フェーズロックループ回路に基準クロック信号として周波数インパルスを印加し、被試験フェーズロックループ回路から出力される信号の波形を解析信号に変換し、その瞬時位相を推定する。 - 特許庁

To shorten molding cycle and improve quality by driving a hydraulic system turning a blow-molding unit by S-shape characteristic signal of open loop signal and locking the same by a turning lock means.例文帳に追加

本発明は、ブロー成形ユニットを旋回する油圧系をオープンループ信号によるＳ字形特性の信号で駆動し、旋回ロック手段でロックすることにより、成形サイクルを短縮し、品質を向上させることを目的とする。 - 特許庁

A clock selection part 310 inputs a clock signal from the selected phase synchronizing loop circuit, and when the locking signal LOCK is inputted, outputs the input clock signal as an internal clock signal CLK-INT.例文帳に追加

クロック選択部３１０は、選択された位相同期ループ回路のクロック信号を入力し、ロッキング信号ＬＯＣＫが入力されると入力クロック信号を内部クロック信号ＣＬＫ＿ＩＮＴとして出力する。 - 特許庁

The PLL circuit is provided with a charge pump circuit 12 that resets a charge pump signal in response to an input of an unstable detection signal and with a PLL lock instability detection circuit 13 that outputs an unstable detection signal to the charge pump circuit 12 when a loop filter output signal from a loop filter 3 reaches a prescribed level or more over a prescribed time.例文帳に追加

不安定検出信号の入力に応じてチャージポンプ信号をリセットするチャージポンプ回路１２と、ループフィルタ３からのループフィルタ出力信号が所定時間以上に渡って所定レベル以上になった場合に、チャージポンプ回路１２に不安定検出信号を出力するＰＬＬロック不安定検出回路１３とを備えた。 - 特許庁

The delay lock loop includes an input section (9), serial connection delay cells (30, 50, 70, 90) and an output section (10) and in the output section, a signal (Prestrobe) delayed just for a delay time (Tk) is supplied by a delay chain (1).例文帳に追加

遅延ロックループは、入力部（９）と直列接続遅延セル（３０，５０，７０，９０）と出力部（１０）とを有し、出力部では、遅延鎖（１）により遅延時間（Ｔｋ）だけ遅延された信号（ＰｒｅＳｔｒｏｂｅ）が供給される。 - 特許庁

To provide a DPPLL(digital processing phase lock loop) capable of restarting clock oscillation in a remarkably short time after restoring a power source at hitting of a power source by reducing time from the supply of power to the start of the clock oscillation.例文帳に追加

電源が投入されてからクロック発振を開始するまでの時間を短縮できるＤＰＰＬＬ回路、電源瞬断時における電源復旧後、ごく短時間でクロック発振を再開できるＤＰＰＬＬ回路を提供する。 - 特許庁

In both a pull-in step and a lock time, an oscillator controller 255 and a frequency divider controller 257 cause an oscillation control signal and a frequency division control signal to vary cooperatively with a proportional relationship on the basis of a loop filter voltage.例文帳に追加

発振器制御部２５５と分周器制御部２５７は、発振制御信号と分周制御信号が、引込み過程およびロック時の双方において、ループフィルタ電圧に基づいて比例関係を持って連動して変化するようにする。 - 特許庁

To provide a clock signal generator capable of always maintaining an excellent performance by eliminating the need for adjusting a reference voltage to be supplied to a phase lock loop circuit, and also eliminating deterioration in the performance caused by secular changes or the like.例文帳に追加

位相ロックループ回路に供給する基準電圧の調整を不要とするとともに、経年変化等に起因する性能劣化をなくし、常に良好な性能を維持することができるクロック信号発生装置を提供する。 - 特許庁

To provide a phase lock oscillation circuit that can correct an error that cannot sufficiently be corrected by a preset correction amount by a control loop on the occurrence of the error in a phase and a frequency due to an external noise or the like.例文帳に追加

外部からのノイズ等が原因で位相および周波数に誤差が発生した場合に、制御ループにより予め設定している補正量では十分に補正できない補正を可能にする位相同期発振回路を提供する。 - 特許庁

To provide a voltage controlled oscillator in a microwave band IC (MIC) which suppresses frequency change that is brought about, especially by external impact in a voltage controlled oscillator that constitutes a phase lock loop of high frequency radio communication.例文帳に追加

高周波無線通信の位相同期回路を構成する電圧制御発振器に関し、特に外部からの衝撃により起こす周波数変化を抑制する構成のマイクロ波帯ＩＣ（ＭＩＣ）の電圧制御発振器を提供する。 - 特許庁

The module has an oscillation circuit in the module or the control circuit applying IO (Input/Output) control to the module by means of the lock signal of a PLL (Phase-Locked Loop) operating the clock supplied from the exterior of the module as a reference signal.例文帳に追加

モジュール内部の発振回路または、モジュール外より供給されるクロックをレファレンス信号として動作するＰＬＬのロック信号で、当該モジュールのＩＯ制御を行う事を特徴とした制御回路を有するモジュール。 - 特許庁

To provide a frequency synthesizer capable of achieving both reduction in a lock time and improvement of a phase noise characteristic of an output signal while suppressing variations in an output frequency to the utmost when a time constant of a loop filter is switched.例文帳に追加

ループフィルタの時定数切り換え時における出力周波数の変動を極力抑えながら、引き込み時間の短縮と出力信号の位相雑音特性の向上とを同時に実現可能な周波数シンセサイザ装置を提供すること。 - 特許庁

This mold-in molding lock member is provided with a loop member which is provided covering a soft rod-shaped core body with elasticity and, at least a part of the core body.例文帳に追加

柔軟かつ弾性を有する棒状の芯体および該芯体表面の少なくとも一部を覆うように設けられたループ部材を有することを特徴とするモールドイン成形用係止部材およびその係止部材を用いた樹脂成形体の製造方法。 - 特許庁

To provide a sealing tool for preventing spread of fraudulent change of a tag or merchandise by allowing only a specific person, who is not a general consumer and who is permitted to re-attach a tag, to unlock a loop-shaped lock.例文帳に追加

一般消費者以外のタグの付け直が許容された特定の者のみがループ形状のロックを解除することを許容し、タグや商品の不正な取り替え行為が蔓延することを防ぐことができる封緘具の提供を目的とする。 - 特許庁

The symbol rate detector has: a nonlinear processing unit that performs nonlinear processing to the digital modulation signal and outputs the post-nonlinear-processing digital modulation signal; and a phase-locked loop that applies a phase-lock to the post-nonlinear-processing digital modulation signal.例文帳に追加

シンボルレート検出器であって、デジタル変調信号に非線形処理を行い、非線形処理後のデジタル変調信号を出力する非線形処理部と、前記非線形処理後のデジタル変調信号に位相同期する位相同期ループとを有する。 - 特許庁

A method to decrease the video clock frequency includes steps of: detecting momentum for lowering the video clock frequency; lowering the video clock frequency within a range in which a circuit using the video clock, such as a PLL (Phase-Locked Loop) circuit can track the frequency fluctuation; and repeating the step for lowering the video clock frequency, until the video clock frequency modified with the step reaches a predefined frequency.例文帳に追加

ビデオ・クロックの周波数を下げる契機を検出するステップと、ビデオ・クロックを使用する回路（例えばＰＬＬ（Phase Lock Loop）回路）が当該周波数変動に追従できる範囲においてビデオ・クロックの周波数を下げるステップと、ビデオ・クロックの周波数を下げるステップを、当該ステップにより変更されたビデオ・クロックの周波数が所定の周波数になるまで繰り返すステップとを含む。 - 特許庁

To enable the PLL device, which has a current output type charge pump circuit connected on the output side of a phase comparator and a non-lag/ lead type loop filter on the output side of the charge pump circuit, to actualize fast lock-up operation with very simple constitution.例文帳に追加

位相比較器の出力側に電流出力型のチャージポンプ回路が接続され、チャージポンプ回路の出力側に非ラグリード型のループフィルタが接続されたＰＬＬ装置において、著しく簡単な構成によって高速のロックアップを実現できるようにする。 - 特許庁

The relationship of the control signals is set so that a peak operating frequency of the frequency dividing section 220 corresponding to any loop filter voltage both in the pull-in step and the lock time becomes higher than a frequency of an oscillation output signal of the oscillating section 210 at all the time.例文帳に追加

引込み過程およびロック時の双方における任意のループフィルタ電圧に対応する分周部２２０の最高動作周波数が発振部２１０の発振出力信号の周波数よりも常に高くなるように各制御信号の関係を設定する。 - 特許庁

The frequency division control signal in the lock time automatically sets to the frequency dividing section 220 a bias current smaller than the bias current based on a loop filter signal corresponding to the peak frequency of the oscillation output signal of the oscillating section 210 in the pull-in step.例文帳に追加

ロック時の分周制御信号は、引込み過程における発振部２１０の発振出力信号の最高周波数と対応するループフィルタ信号に基づくバイアス電流よりも小さなバイアス電流を分周部２２０に自動的に設定するようになる。 - 特許庁

Each of the ends 14, 16 of a spring 12 bent in a loop shape is bent inward, and suction cups 20, 22 acting as hold members to lock both side faces 42, 44 of a mobile phone 40 in a depressed state are fitted to the bend ends.例文帳に追加

ループ状に折り曲げられたスプリング１２の各端部１４，１６が互いに内側に折り曲げられ、各折り曲げ端部には携帯電話４０の両側面４２，４４を押圧した状態で係止するための保持部材としての吸盤２０，２２が取り付けられる。 - 特許庁

A hook-and-loop fastener 5 for closing the opening section 2 is provided on the outer face side near the opening section 2 on the bolt storage bag 1 formed with the opening section 2 for taking the bolts in or out and a locked section 3 locked on the lock section of a lifting apparatus.例文帳に追加

ボルトの出し入れを行う開口部２及び揚重器具の係止部に係止される被係止部３を形成したボルト収納袋１において、開口部２の近傍の外面側に、開口部２を閉塞するための面ファスナ５を備える構成とした。 - 特許庁

The phase lock loop circuit is composed of a phase comparator 13, a differential amplifier 14, a low-pass filter 15, and a voltage controlled oscillation circuit(VCO) 16, and is controlled so that an output signal SPB of a detecting circuit 12 and a clock signal CLK are phase-locked.例文帳に追加

位相比較器１３、差動増幅器１４、ローパスフィルタ１５及び電圧制御発振回路（ＶＣＯ）１６により位相ロックループ回路が構成され、検出回路１２の出力信号ＳＰＢと、クロック信号ＣＬＫとが位相ロックするように制御される。 - 特許庁

First a signal DT is set to '1', transistors P2, P3, N2 are used to isolate a phase comparator 11, a charge pump 12, a multiplexer (MUX) 15 and a lock detector 16 from a loop filter (LPF) 13 and a voltage-controlled oscillator (VCO) 14 and the formers are separately tested.例文帳に追加

まず、ＤＴ＝１と設定し、トランジスタＰ２、Ｐ３、およびＮ２により、位相比較器１１、チャージポンプ１２、マルチプレクサ（ＭＵＸ）１５、およびロック検出器１６を、ループフィルタ（ＬＰＦ）１３および電圧制御発振器（ＶＣＯ）１４から隔離して、別にテストする。 - 特許庁

Then the buffer areas, to which a signal pattern for phase lock loop, automatic gain adjustment at data reproduction and for automatic adjustment of a light source power and a signal pattern used for detecting a synchronization pattern, production of a recovered clock and end of block reproduction are recorded, are used for various purposes.例文帳に追加

そして、バッファエリアについては、データ再生時の位相同期ループや自動利得調整、光源パワーの自動調整用の信号パターンや、同期パターン、再生クロックの生成、ブロック再生終了の検出等に用いる信号パターンを記録することで各種の目的に利用できるようにした。 - 特許庁

To detect that a reference signal and a wobble signal are phase-locked in a phase-out state when a wobble signal is detected after adjusting a phase of the wobble signal modulated by a phase modulation system to a phase of the reference signal by of phase lock loop control.例文帳に追加

本発明は位相変調方式で変調されたウォブル信号を位相ロックループ制御により基準信号と位相を合わせてからウォブル信号を検出する際に、基準信号とウォブル信号とが位相がずれた状態で位相ロックされていることを検出できる。 - 特許庁

By a method for matching a phase lock loop (PLL) used for detecting frequencies with a distance control system, using changes in vibration frequencies to changes in the distance between the probe and the surface of the sample as a voltage control oscillator, and matching them with a reference frequency, the distance between the probe and the surface of the sample is controlled.例文帳に追加

周波数検出に用いる位相同期ループ（ＰＬＬ）を距離制御系と一致させ、プローブ・試料表面の距離変化に対する振動周波数の変化を電圧制御発振器として用い、基準周波数に合わせる方法によりプローブ・試料表面の距離制御を行なう。 - 特許庁

The constant current of the up current source 308 is reduced to less than half of the current of the down-current source 310 and biases the charge pump 210 in negative direction to minimize the false lock between the phases of the reference frequency-division signal 206 and the signal 209 from the loop frequency divider.例文帳に追加

アップ電流源３０８の定電流は、ダウン電流源３１０の電流の半分未満にされて、チャージ・ポンプ２１０を負の方向にバイアスし、基準分周信号２０６とループ分周器からの信号２０９の位相との間の虚偽ロックを最小限に抑える。 - 特許庁

A CPU 23 acquires from the register in the address conversion part 22 information as to whether the error correction has been correctly made on consecutive address information at the address conversion part 22 and, by controlling a selector 19A on the basis of this information, switches a rough servo and a phase lock loop (PLL) servo.例文帳に追加

ＣＰＵ２３は、連続するアドレス情報に関してアドレス変換部２２において正しく誤り訂正がなされたか否かを、アドレス変換部２２におけるレジスタより取得し、これに基づいてセレクタ１９Ａを制御することで、ラフサーボとＰＬＬサーボとを切り替える。 - 特許庁

A lock mode generation circuit 29 outputs the automatic adjustment gain Kp_auto and Ki_auto of a loop filter 19 on the basis of frequency adjusted reproducing signals (e) from an equalizer 10, a SAM value from a viterbi decoder 12 and synchronized reproducing signals (f) which are filter output from an interpolation filter 24.例文帳に追加

ロックモード生成回路２９は、イコライザ１０からの周波数調整再生信号（ｅ）とビタビ復号器１２からのＳＡＭ値と補間フィルタ２４からのフィルタ出力である同期がとれた再生信号（ｆ）とに基づいて、上記ループフィルタ１９の自動調整ゲインKp_auto及びKi_autoを出力する。 - 特許庁

A plurality of ICs, each including a phase detector 13n, frequency dividers 1n1, 1n2, a charge pump 14n, and a lock detection circuit 16n are operated in parallel, and a composite control command signal obtained by composing outputs of a plurality of the phase detectors is output to a voltage controlled oscillator 310 via a loop filter 310.例文帳に追加

位相検波器１３ｎ，分周器１ｎ１，１ｎ２，チャージポンプ１４ｎ，ロック検出回路１６ｎを具備するＩＣを複数並列に動作させ，複数の位相検波器の出力を合成した合成制御指令信号をループフィルタ３１０を介して電圧制御発振器３１０に出力する。 - 特許庁