「logic:present」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

When a memory area having the same logic address is present, restoration of recording data is performed by using either new recording data or old recording data as the recording data, based on the number data stored in the control area of the head memory area of the new recording data.例文帳に追加

そして、論理アドレスが同一のメモリ領域が存在するときは、新記録データの先頭メモリ領域の制御領域に記録されている個数データに基づいて、新記録データまたは旧記録データの何れかを記録データとして記録データの修復を行う。 - 特許庁

The logic analyzer 1 of the present invention is constituted of an event extraction circuit 3 and memory 4, and is constituted to control right permission for the memory 4 by an extraction setting condition consistent output output from the event extraction circuit 3, when measuring a measured signal.例文帳に追加

本発明のロジックアナライザー１はイベント抽出回路３とメモリ４より構成され、被測定信号を測定時、イベント抽出回路３が出力する抽出設定条件一致出力でメモリ４のライト許可を制御する構成とする。 - 特許庁

The present invention relates to a programmable anti-aliasing system for a camera 100 and this system includes: an anti-aliasing logic circuit 170 for characterizing at least one image using the camera 100 and an optical control device 175, associated with the anti-aliasing logic circuit 170 operably, for introducing blur of various extends during image capture operations by the camera 100 based on the characterized image.例文帳に追加

カメラ１００用のプログラム可能なアンチエイリアシングシステムであって、カメラ１００により少なくとも１つの画像を特徴付けるアンチエイリアシング論理回路１７０と、アンチエイリアシング論理回路１７０と動作可能に関連付けられ、前記特徴付けられた画像に基づいてカメラ１００による画像捕捉操作中に様々な程度のぼかしを導入する光学制御装置１７５とを含んでなるシステムを提供する。 - 特許庁

In the present invention, logic simulation for an RTL source code 2 is executed, the unchanged variables having no signal change of variables included in the RTL source code 2 are selected based on the executed result, and among the unchanged variables candidate unchanged variables that match variables represented by an inter-instance signal list 3 and unnecessary variables that do not match variables represented by the inter-instance signal list 3 are selected.例文帳に追加

本発明では、ＲＴＬソース・コード２に対する論理シミュレーションを実行し、その実行結果により、ＲＴＬソース・コード２に含まれる変数のうちの、信号の変化がない未変化変数を選択し、未変化変数の中から、インスタンス間信号リスト３が表す変数に一致する候補未変化変数と、インスタンス間信号リスト３が表す変数に一致しない不要変数とを選択する。 - 特許庁

In this control unit, a finite state machine is manufactured from plural control sub-units 2, and each sub-unit 2 is made correspond to one logic combination network, and each unit in plural control sub-units 2 is independently connected with an arbitrating block 3 so that information related with a state available in the future can be offered, and a present state command can be received.例文帳に追加

このユニットは、前記有限ステートマシンが複数の制御サブユニット（２）から製造され、各サブユニット（２）が１つの論理組み合わせネットワークに対応し、前記複数の制御サブユニット（２）内の各ユニットが独立して仲裁ブロック（３）に接続されており、将来の可能なステートに関する情報を提供し、現在のステートコマンドを受けるようになっている。 - 特許庁

In addition, when a plurality of tracing modules are provided in the data processor, the plurality of tracing modules generate a trace signal in combination with a single tracing stream with bandwidth narrower than maximum bandwidth, obtained by integrating individual tracing streams generated by the plurality of tracing modules by funnel logic in the embodiment of the present invention.例文帳に追加

さらに、複数のトレースモジュールがデータ処理装置内に設けられた場合には、本発明の実施例では、ファンネル論理によって、複数のトレースモジュールによって生成された個々のトレースストリームを集約した最大帯域幅よりも狭い帯域幅をもつ単一のトレースストリームと組み合わせて、複数のトレースモジュールによってトレース信号を生成できるように構成する。 - 特許庁

The magnetic logic element includes a nanomagnet having order 3 or 5 rotation symmetry which is so selected that the nanomagnet exhibits super paramagnetism and has substantially no magnetic hysteresis, thereby magnetization of the nanomagnet only depends on present value of applied magnetic field and does not depend on history of the magnetic field.例文帳に追加

３次又は５次の回転対称性を有するナノマグネットを有し、前記ナノマグネットが超常磁性となりかつ実質的に磁気ヒステリシスをなくし、その結果前記ナノマグネットの磁化は適用された磁場の現在値のみに依存し、前記磁場の履歴には依存しなくなるように前記回転対称性が選択されている。 - 特許庁

The analog/digital conversion circuit as an embodiment of the present invention can be made small in area and power consumption by connecting output terminals of a plurality of stages of amplification sections and reducing offset variance by performing averaging processing by majority-logic operation in a stage where conversion to a binary signal is performed.例文帳に追加

本実施形態に係るアナログ／デジタル変換回路によれば、複数段の増幅部の各段において出力端子同士を平均化用抵抗素子により接続するとともに、２値信号に変換された段階で多数決論理演算による平均化処理を行うことによりオフセットばらつきを低減し、回路の小面積化と低消費電力化を実現できる。 - 特許庁

When a recall instruction is issued, a robot movement time calculation part 202 in a virtual tape device 101 calculates a movement time of a robot 208 which moves a physical tape on which a logic volume to be recalled is recorded from a cell 110 to a drive 109 in a tape library device 102 for each of the physical tapes on which the logical volumes to be recalled are present.例文帳に追加

リコール指示の発生時、仮想テープ装置１０１内のロボット移動時間算出部２０２は、リコール対象論理ボリュームが存在する物理テープごとに、テープライブラリ装置１０２内で、リコール対象論理ボリュームが記録される物理テープをセル１１０からドライブ１０９まで移動するロボット２０８の移動時間を算出する。 - 特許庁

An analog audio signal processing circuit according to one embodiment of the present invention includes: a limiter for limiting an amplitude of an analog SIF signal; a delay circuit for delaying the amplitude-limited SIF signal; and a logic circuit for producing a pulse width modulated SIF signal output from the amplitude-limited SIF signal from the limiter and the delayed amplitude-limited SIF signal from the delay circuit.例文帳に追加

本発明の一実施形態によるアナログオーディオ信号処理回路は、アナログのＳＩＦ信号を振幅制限するためのリミッタと、前記リミッタからの振幅制限ＳＩＦ信号を遅延するための遅延回路と、前記リミッタからの前記振幅制限ＳＩＦ信号と、前記遅延回路からの遅延された振幅制限ＳＩＦ信号とからパルス幅変調されたＳＩＦ信号を生成するための論理回路とを備える。 - 特許庁

In addition, the adaptive data acquisition circuit (26) includes a digital logic circuit (30) for determining a pulse parameter indicative of a pulse rate and an amount of energy present in the amplified electrical pulses and for generating a control signal (34) responsive to the pulse parameter for controlling an operating parameter of the data acquisition circuit (26).例文帳に追加

加えて、適応型データ取得回路は、パルス・レート、及び増幅された電気パルスに存在するエネルギの量を示すパルス・パラメータを決定して、データ取得回路（２６）の動作パラメータを制御するためにパルス・パラメータに応答して制御信号（３４）を発生するディジタル論理回路（３０）を含んでいる。 - 特許庁

The line thermal printer comprises at least three shift registers 201 storing print data in the past, present and future as serial data, a logic circuit 202 synthesizing the serial data stored in the shift registers 201 by a prescribed logical operation, and energization circuits 503 and 504 fixing the energization time of a heating resistor based on the synthesized data synthesized in the logical circuit.例文帳に追加

過去、現在、未来の印字データを、各々シリアルデータとして記憶する少なくとも３つのシフトレジスタ２０１と、シフトレジスタ２０１に記憶されたシリアルデータを所定の論理演算により合成する論理回路２０２と、当該論理回路で合成された合成データに基づき、発熱抵抗体の通電時間を定める通電回路５０３、５０４とを備えるようにした。 - 特許庁

A system for a computing device (100) including at least one console (105) according to the present invention comprises a boot logic (110) configured to detect whether communication with the console (105) is functioning or not and to allow the computing device (100) to boot with a non-functioning console.例文帳に追加

本発明にかかる少なくとも１つのコンソール（１０５）を含むコンピューティングデバイス（１００）のためのシステムは、前記コンソール（１０５）との通信が機能しているか否かを検出し、前記コンピューティングデバイス（１００）が機能してないコンソールでのブートを可能にするように構成されるブートロジック（１１０）を具備する。 - 特許庁

A flip-flop circuit according to embodiments of the present invention includes an input unit that receives a first external input signal through a first external input terminal, a storage that stores a signal transmitted to the input unit, and an output unit that outputs through an external output terminal a logic operation result with respect to a second external input signal input through a second external input terminal and the signal stored in the storage.例文帳に追加

本発明の実施形態に係るフリップフロップ回路は、第１外部入力端子を通じて第１外部入力信号が入力される入力部、前記入力部に伝達される信号を格納する格納部、及び第２外部入力端子を通じて入力された第２外部入力信号と前記格納部に格納された信号に対する論理演算結果を外部出力端子を通じて出力する出力部を含むことができる。 - 特許庁