「memory array」に関連した英語例文の一覧と使い方(26ページ目) - Weblio英語例文検索

An MRAM cell array includes a memory cell group 200 and a reference cell, connected to the same bit line BL2.例文帳に追加

ＭＲＡＭセルアレイは、同じビット線ＢＬ２に接続されたメモリセルグループ２００と参照セルとを含む。 - 特許庁

Write prohibition data to the memory cell array are selectively stored in the storing part in a setting mode.例文帳に追加

この記憶部には、設定モードにおいて、メモリセルアレイに対する書き込み禁止データが選択的に記憶される。 - 特許庁

The upper surface of the semiconductor substrate 46 is lower in the memory array portion 42 than in the peripheral circuit portion 44.例文帳に追加

半導体基板４６の上面は、周辺回路部４４よりもメモリアレイ部４２の方が低くなる。 - 特許庁

The data storage device (22) includes a cross-point memory array (25) formed on a dielectric substrate material (50).例文帳に追加

誘電体基板材料(50)上に形成される交点メモリアレイ(25)を含むデータ記憶装置(22)が開示される。 - 特許庁

This digital signal processor is provided with an NOP control field in each instruction word stored in a program memory array circuit 130.例文帳に追加

プログラムメモリアレイ回路１３０に記憶される各命令語におけるＮＯＰ制御フィールドを設ける。 - 特許庁

The bit line BL of a memory cell array 11 is selected by a column gate 12 to be connected to a sense amplifier 13.例文帳に追加

メモリセルアレイ１１のビット線ＢＬはカラムゲート１２により選択されてセンスアンプ１３に接続される。 - 特許庁

Access to the address of the memory array 201 specified by a counter value of an address counter 202 is executed.例文帳に追加

アドレスカウンタ２０２のカウンタ値によって指定されるメモリアレイ２０１のアドレスにアクセスが実行される。 - 特許庁

In a method for designing a low power leakage monitor element, a memory cell being the same as a cell in an actual array is used.例文帳に追加

低電力リーク・モニタ素子を設計する方法は、実アレイ内のセルと同一のメモリ・セルを使用する。 - 特許庁

Therefore, both of main cells and spare cells of the memory cell array 11 can be sequentially refreshed.例文帳に追加

したがって、前記テストモードの自動リフレッシュ動作時にはメインセル及び予備セルが順次リフレッシュされる。 - 特許庁

To achieve an addressing operation for addressing a memory element inside a cross-point diode array and to realize a sensing circuit.例文帳に追加

交点ダイオードメモリアレイ内のメモリエレメントにアクセスするためのアドレス指定及びセンシング回路の実現。 - 特許庁

Consequently, a total number of defective bits or the like obtained by the above process is used for an evaluation criterion of the memory array.例文帳に追加

そして、これによって得られた不良ビットの総数などを、メモリアレーの評価基準に用いる。 - 特許庁

Thereby, write-in margin for a memory cell array can be tested without considering write-in margin.例文帳に追加

これにより、書込余裕を考慮することなく、メモリセルアレイに対する書込マージンをテストすることができる。 - 特許庁

METHOD AND SYSTEM FOR REMOVING LEAKAGE CURRENT BY CARRYING OUT SENSING EQUIPOTENTIAL SENSING ACROSS MEMORY ARRAY例文帳に追加

メモリアレイにわたって等電位センシングを実行して漏れ電流を除去するための方法およびシステム - 特許庁

Thick-film transistors are used for a memory cell array 33, a row decoder 30, and a sense amplifier 32 surrounded by bold dashed lines.例文帳に追加

太い破線で囲まれるメモリセルアレイ３３、ロウデコーダ３０、センスアンプ３２は、厚膜のトランジスタを用いる。 - 特許庁

In addition, one redundant memory cell array region SR0 can be connected also to a paired global I/O G-I/O which corresponds to any of the regular memory cell array regions NR0, NR1 via a multiplexer 618, in such a way that it can be replaced by any of the two regular memory cell array regions NR0, NR1.例文帳に追加

さらに、１つの冗長メモリセル列領域ＳＲ０は、２つの正規なメモリセル列領域ＮＲ０およびＮＲ１のいずれとも置換可能となるように、マルチプレクサ６１８を介して、正規のメモリセル列領域ＮＲ０およびＮＲ１のいずれに対応したグローバルＩ／Ｏ線対Ｇ−Ｉ／Ｏへも接続可能である。 - 特許庁

To widen limit of scale of an MRAM memory cell array by reducing substantially capacity of word lines and bit lines.例文帳に追加

ワード線、ビット線の容量を実質的に低減してＭＲＡＭメモリセルアレイの規模の限界を広げる。 - 特許庁

A bit line BL of a memory cell array 11 is selected by a column gate 12, and connected to a sense amplifier 13.例文帳に追加

メモリセルアレイ１１のビット線ＢＬはカラムゲート１２により選択されてセンスアンプ１３に接続される。 - 特許庁

To solve the problem relating to a short-circuited SDT junction in a resistive intersection memory array.例文帳に追加

抵抗性交点メモリアレイにおいて、短絡したＳＤＴ接合に関連する問題を解決すること。 - 特許庁

To provide a static/random/access/memory (SRAM) including a plurality of SRAM cells arranged in an array state.例文帳に追加

アレイに配列された複数のＳＲＡＭセルを含むスタティック・ランダム・アクセス・メモリ（「ＳＲＡＭ」）が提供される。 - 特許庁

To provide a test method of FPGA(field programmable gate array) using a NVM(non-volatile memory) for a programmable mutual connection body.例文帳に追加

プログラマブルな相互接続体のためのＮＶＭメモリセルを使用するＦＰＧＡのテスト方法を提供。 - 特許庁

To provide a floating gate memory array which can store a plurality of bits for each cell and which is operated with a page mode.例文帳に追加

セル毎に複数ビットを記憶でき、ページモードで作動する浮動ゲートメモリアレーを提供すること。 - 特許庁

The dummy through-holes 23a are arranged so as to surround all the through-holes 23 or a memory cell array region.例文帳に追加

ダミースルーホール２３ａは、スルーホール２３全体すなわちメモリセルアレイ領域を囲むように配置される。 - 特許庁

The array T is treated as a pushdown memory with top as a pointer to the uppermost element. 例文帳に追加

この配列Ｔは、先頭を最上位の要素へのポインタとして持つプッシュダウン記憶として扱われる。 - コンピューター用語辞典

In a virtual ground memory cell array, storage states of an initial step and a final step of respective bits are discriminated.例文帳に追加

仮想接地メモリセルアレイにおいて、各ビットの初期段階と終止段階との記憶状態を判定する。 - 特許庁

The three-dimensional nonvolatile semiconductor memory comprises: a memory cell array 2 with multiple memory cells stacked on a semiconductor substrate and multiple first conductive layers connected with the multiple memory cells; a dummy laminate structure 13 with multiple second conductive layers stacked on the semiconductor substrate and surrounds the memory cell array 2; and a metal layer 23A arranged on the memory cell array 2 and the dummy laminate structure 13.例文帳に追加

実施形態に係わる三次元不揮発性半導体メモリは、半導体基板上に積み重ねられる複数のメモリセル及び複数のメモリセルに接続される複数の第１導電層を備えるメモリセルアレイ２と、半導体基板上に積み重ねられる複数の第２導電層を備え、メモリセルアレイ２を取り囲むダミー積層構造１３と、メモリセルアレイ２上及びダミー積層構造１３上に配置される金属層２３Ａとを備える。 - 特許庁

By moving data stored in a cache memory in a disk array unit shift to a cache memory of a disk array unit which most frequently accesses data, the data are arranged so as to eliminate the need of communication between disk array units at a writing/reading request from a host computer.例文帳に追加

ディスクアレイユニット内のキャッシュメモリに格納されているデータを当該データを最頻にアクセスするディスクアレイユニットのキャッシュメモリに移動することにより、ホストコンピュータからの書き込み／読み出し要求時にディスクアレイユニット間の通信が不要になるようにデータを配置する。 - 特許庁

A resistive cross point memory (RXPtM) cell array device 10 (one example of which is a magnetic random access memory(MRAM) device) includes a chip 40 on which an array 12 of RXPtM cells is formed, an array 44 of sense amplifiers used in sensing resistance values of the RXPtM cells 14, and an input/output(I/O) controller 48 are formed.例文帳に追加

抵抗性交点メモリ(RXPtM)セルアレイデバイス10（この１つの例は、磁気ランダムアクセスメモリ(MRAM)デバイスである）は、RXPtＭセルのアレイ１２、RXPtＭセル14の抵抗値を読み取る際に使用されるセンス増幅器のアレイ44、及び、入力／出力(I/O)コントローラ48が形成されたチップ40を備える。 - 特許庁

The semiconductor memory device includes: a first memory cell array 201 in which a plurality of first memory cells 101 reading or writing data are arranged in a matrix; and a second memory cell array 202 in which a plurality of second memory cells 102 for amplifying and storing data of some first memory cells 101 among the plurality of the first memory cells 101 arranged in a corresponding column are arranged in a matrix.例文帳に追加

本発明にかかる半導体記憶装置は、データの読み出し又は書き込みが行われる第１のメモリセル１０１が行列状に複数配置された第１のメモリセルアレイ２０１と、対応する列に配置された複数の第１のメモリセル１０１のうち、何れかの第１のメモリセル１０１のデータを増幅し記憶する第２のメモリセル１０２が、行列状に複数配置された第２のメモリセルアレイ２０２と、を備える。 - 特許庁

The refresh control part is provided with a target memory cell group setting part for setting a portion of the target memory cell group in the memory cell array, a refresh address generating part for sequentially generating a plurality of refresh addresses that can designate all memory cells in the memory cell array, and a refresh address determining part for determining whether an attention refresh address designates the target memory cell group.例文帳に追加

リフレッシュ制御部は、メモリセルアレイ内の一部の対象メモリセル群を設定するための対象メモリセル群設定部と、メモリセルアレイ内のすべてのメモリセルを指定可能な複数のリフレッシュアドレスを順次発生させるリフレッシュアドレス発生部と、注目リフレッシュアドレスが対象メモリセル群を指定しているか否かを判定するためのリフレッシュアドレス判定部と、を備える。 - 特許庁

The nonvolatile semiconductor memory comprises a memory cell array including nonvolatile memory cells, a sense amplifier for verifying discriminating data of the memory cell array at program operation, a data input buffer receiving data from the outside, and a coincidence/noncoincidence determination circuit determining whether an input password inputted to the data input buffer from the outside coincides with a readout password read from the memory cell array and determined by the sense amplifier for verifying or not.例文帳に追加

不揮発性半導体記憶装置は、不揮発性メモリセルを含むメモリセルアレイと、プログラム動作時にメモリセルアレイのデータを判定するベリファイ用センスアンプと、外部からのデータを受け取るデータ入力バッファと、外部からデータ入力バッファに入力される入力パスワードとメモリセルアレイから読み出されベリファイ用センスアンプでデータ判定される読み出しパスワードとが一致するか否かを判定する一致／不一致判定回路を含む。 - 特許庁

The semiconductor storage device 100 comprises a memory cell array MCA including memory cells MC arranged in a matrix form, a plurality of word lines WL connected to the memory cells MC of each row in the memory cell array MCA, and a counter cell array CCA which includes counter cells prepared correspondingly to each word line, and stores the frequency of activating the word lines WL for reading the data of the memory cells MC.例文帳に追加

半導体記憶装置１００は、マトリクス状に配置されたメモリセルＭＣを含むメモリセルアレイＭＣＡと、メモリセルアレイＭＣＡの各行のメモリセルＭＣに接続された複数のワード線ＷＬと、ワード線ＷＬの各々に対応して設けられたカウンタセルＣＣを含み、メモリセルＭＣのデータを読み出すためにワード線ＷＬを活性化させた回数を記憶するカウンタセルアレイＣＣＡとを備えている。 - 特許庁

This disk array controller provided with a channel IF part, a disk IF part, a cache memory part and a shared memory part and plural disk array control units to read/write data, has a mutual coupling network to connect the shared memories in the plural disk array control units and a mutual coupling network to connect the cache memory parts in the plural disk array control units are provided.例文帳に追加

チャネルＩＦ部と、ディスクＩＦ部と、キャッシュメモリ部と、共有メモリ部とを有し、データのリード／ライトを行うディスクアレイ制御ユニットを、複数ユニット有するディスクアレイ制御装置において、複数のディスクアレイ制御ユニット内の共有メモリ部間を接続する相互結合網と、複数のディスクアレイ制御ユニット内のキャッシュメモリ部間を接続する相互結合網を有する。 - 特許庁

A memory cell array block 310 of the MRAM 300 is arrayed with a plurality of magnetic memory cells 311 at the intersection points of word lines, digit lines and bit lines.例文帳に追加

ＭＲＡＭ３００の、メモリセルアレイブロック３１０には、ワードライン、デジットライン、及びビットラインの交差点に複数個の磁気メモリセル３１１が配列される。 - 特許庁

A memory cell array is provided with one common line (CL<0>-CL<1>) per two bit lines (BL<0>-BL<3>) and a memory cell of an adjacent column shares the common line.例文帳に追加

メモリセルアレイにおいて、２つのビット線（ＢＬ＜０＞−ＢＬ＜３＞）あたり１つのコモン線（ＣＬ＜０＞−ＣＬ＜１＞）を設け、隣接列のメモリセルでコモン線を共有する。 - 特許庁

A memory cell used for a memory cell array 27 is not made to be in an over erasure state even if applying an erasing pulse to a first cell for 300 ms is performed four times.例文帳に追加

メモリセルアレイ２７に用いられるメモリセルは、ファーストセルに３００ms間の消去パルス印加を４回行ってもオーバーイレース状態にはならない。 - 特許庁

A memory cell transistor array 1 comprises a plurality of memory cells, each of which has a state of distribution of three or more threshold voltages in a single charge storage part.例文帳に追加

メモリセルトランジスタアレイ１を単一の電荷蓄積箇所に３つ以上のしきい値電圧分布の状態を有する複数のメモリセルで構成する。 - 特許庁

The respective memory cells constituting a memory cell array is provided with MISFETs (Semiconductor Metal Semiconductor Field-Effect Transistors) Tr1 and MISFETs Tr2 having a common floating body 30.例文帳に追加

メモリセルアレイを構成する各メモリセルは、フローティングボディ３０を共通にするＭＩＳＦＥＴ Ｔｒ１とＭＩＳＦＥＴ Ｔｒ２とを備えている。 - 特許庁

In a page mode write-in method of a non-volatile memory being electrically erasable and programmable in an integrated circuit, a written page corresponds to a column of a memory array.例文帳に追加

集積回路内の電気的に消去プログラム可能な不揮発性メモリのページモード書込み方法において、書込むページはメモリアレイの列に対応する。 - 特許庁

To provide a thin sheet of anisotropic semiconductor material that is put between a column line and a row line of a two-dimensional memory array of a cross point diode memory layer.例文帳に追加

クロスポイントダイオードメモリ層の２次元メモリアレイの行線と列線との間に挟着することができる異方性半導体材料の薄シートを提供する。 - 特許庁

This information store device (110) is provided with an array (112) consisting of magnetic memory elements (114) and a plurality of heating elements (120b) for the memory elements (114).例文帳に追加

磁性メモリ素子（１１４）からなるアレイ（１１２）と、前記メモリ素子（１１４）のための複数の加熱素子（１２０ｂ）とを備える情報記憶装置（１１０）。 - 特許庁

A flash memory device 1 includes a memory cell array 3, a data register 6, a state machine 7, an input/output pad 8, a row decoder 9, and a column decoder 10.例文帳に追加

フラッシュメモリデバイス１は、メモリセルアレイ３、データレジスタ６、ステートマシン７、入力／出力パッド８、行デコーダ９、及び列デコーダ１０を含んでいる。 - 特許庁

To provide a semiconductor memory device which allows improvement in area efficiency by constituting an end memory mat in compact size, in array structure of an open bit line system.例文帳に追加

オープンビット線方式のアレイ構成において端メモリマットを小型のサイズで構成し面積効率の向上が可能な半導体記憶装置を提供する。 - 特許庁

To provide a semiconductor memory device capable of achieving a reduced circuit scale and improving characteristics, by reducing parasitic capacity of a memory cell array.例文帳に追加

メモリセルアレイの寄生容量を低減して、回路規模の縮小や特性の向上を実現することが可能な半導体記憶装置を提供する。 - 特許庁

A memory array (a storage means) 80 has a plurality of memory blocks 81-88 (a plurality of storage areas) provided correspondingly to data width of parallel data DP.例文帳に追加

メモリアレイ（記憶手段）８０は、パラレルデータＤＰのデータ幅に対応して設けられた複数のメモリブロック８１〜８８（複数の記憶領域）を有する。 - 特許庁

To provide a MRAM memory cell array in which writing having high stability and reliability is realized suppressing a semi-selection error of the memory cell to the minimum.例文帳に追加

メモリセルの半選択エラーを最小限に抑えつつ、安定性および信頼性の高い書き込みを実現したＭＲＡＭメモリセルアレイを提供すること。 - 特許庁