「memory connected」に関連した英語例文の一覧と使い方(14ページ目) - Weblio英語例文検索

To provide a dual-interface converter for a miniature memory card that is connected to a card reader or electronic device by using a memory card interface or a product interface.例文帳に追加

メモリカード・インタフェースまたは製品インタフェースを使用してカード・リーダまたは電子装置に接続する、ミニチュア・メモリカード用のデュアル・インタフェース・コンバータを提供する。 - 特許庁

Connected to a nonvolatile memory 13 of the information processing apparatus is a logical OR output of a chip select signal for selecting a first nonvolatile memory assigned to a first memory address space and a chip select signal for selecting a second nonvolatile memory assigned to a second memory address space.例文帳に追加

不揮発性メモリ１３には、第１メモリアドレス空間に割り当てられた第１不揮発性メモリを選択するためのチップセレクト信号と第２メモリアドレス空間に割り当てられた第２不揮発性メモリを選択するためのチップセレクト信号との論理和出力が接続されている。 - 特許庁

A memory device control apparatus includes a device information requesting part that requests device information with respect to a memory device, when recognizing that the memory device is connected to the memory device controlling apparatus; and an extension function activating part that activates an extension function of the memory device based on the device information acquired in the device information requesting part.例文帳に追加

メモリデバイスが接続されたことを認識した時に、メモリデバイスに対してデバイス情報を要求するデバイス情報要求部と、デバイス情報要求部で取得したデバイス情報に基づき、メモリデバイスの拡張機能を有効化する拡張機能有効化部とを備えている。 - 特許庁

A memory cell array of the non-volatile semiconductor memory comprises memory cells 1 arranged in two-dimensional matrices, a plurality of memory word lines 2 which are arranged in rows and are connected to the gates of the memory cells 1, main bit lines 6 arranged in columns, and sub-bit lines 3, and source lines 11.例文帳に追加

不揮発性半導体記憶装置のメモリセルアレイは、２次元の行列状に配置されたメモリセル１と、行方向に配置され、メモリセル１のゲートに接続された複数のメモリワード線２と、列方向に配置された主ビット線６，副ビット線３及びソース線１１とを備える。 - 特許庁

This semiconductor storage device 1 is provided with: a memory IC chip 10 having a spare memory cell; a logic IC chip 20 to which the memory IC chip 10 is connected through an electrical bonding section 2; and a switching element section for switching the selecting operation of the spare memory cell from a defective memory cell.例文帳に追加

本発明に係る半導体記憶装置１は、スペアメモリセルを有するメモリＩＣチップ１０と、このメモリＩＣチップ１０が電気的接合部２を介して接続されているロジックＩＣチップ２０と、不良メモリセルからスペアメモリセルの選択動作を切り替える切替用素子部とを備えている。 - 特許庁

A memory cell comprises a ferroelectric gate type dual-gate thin-film transistor, wherein a thin transistor is provided on both surfaces of a ferroelectric thin film 1, a plurality of the memory cells are connected in series to constitute a memory block, and a plurality of memory blocks are arranged to form a memory cell array.例文帳に追加

強誘電体薄膜１の両面に薄膜トランジスタを設けた強誘電体ゲート型デュアルゲート薄膜トランジスタによりメモリセルを構成し、このメモリセルを複数個直列接続してメモリブロックを構成し、このメモリブロックを複数個配置してメモリセルアレイを構成する。 - 特許庁

The programmable controller in which a processor 2 for management, a processor 3 for program execution, a program memory 4, a low speed memory 7 for holding for power interruption as a first memory, a high speed memory 8 for execution as a second memory, a battery and a battery switching circuit 6 are connected with the same bus 1 is constituted.例文帳に追加

管理用プロセッサ２と、プログラム実行用プロセッサ３とプログラムメモリ４と、第１のメモリである停電時保持用低速メモリ７と、第２のメモリである実行用高速メモリ８と、バッテリ及びバッテリ切換回路６とを同一バス１に接続したプログラマブルコントローラを構成した。 - 特許庁

A bit line BL of a memory cell array 11 is selected by a column gate 12, and connected to a sense amplifier 13.例文帳に追加

メモリセルアレイ１１のビット線ＢＬはカラムゲート１２により選択されてセンスアンプ１３に接続される。 - 特許庁

A semiconductor device is provided with a peripheral circuit region, which is connected with a memory cell region for storing information.例文帳に追加

半導体装置は、情報を記憶するメモリセル領域に接続される周辺回路領域を備える。 - 特許庁

An error memory capacitor is not connected to a discharge resistor in such a state that a main power supply switch is turned on.例文帳に追加

主電源スイッチがオンされている状態では、エラーメモリコンデンサは放電抵抗と接続させない。 - 特許庁

METHOD FOR CONVERTING MEMORY ADDRESS OF DIFFERENT PROGRAMMABLE LOGIC CONTROLLER CONNECTED TO HUMAN-MACHINE INTERFACE例文帳に追加

ヒューマン−マシン・インタフェースに接続される、異なるプログラマブル・ロジック・コントローラのメモリ・アドレスを変換する方法 - 特許庁

A memory cell consisting of one transistor 8 and one capacitor 9 is connected to the digit line BLT0.例文帳に追加

デジット線ＢＬＴ０に１個のトランジスタ８と１個のキャパシタ９とからなるメモリセルが接続されている。 - 特許庁

The first and the second dummy memory cells DMC1, DMC2 are connected to a dummy bit line XDBL.例文帳に追加

第１および第２ダミーメモリセルＤＭＣ１、ＤＭＣ２は、ダミービット線ＸＤＢＬに接続されている。 - 特許庁

A memory clear transfer device is connected to the cross coupling latch, a third bit line and a third pull-down device.例文帳に追加

メモリクリア転送デバイスが、交差結合ラッチ、第３のビット線、及び第３のプルダウンデバイスに接続される。 - 特許庁

Redundancy data showing the inversion are stored in the memory cells 1 (j,m) connected to a bit line BL(m).例文帳に追加

反転を示す冗長データがビット線ＢＬ（ｍ）に接続されたメモリセル１（ｊ、ｍ）に格納される。 - 特許庁

The electric charge compensation circuits 56A, 56B are cross-connected, and latch data stored in the memory cells 50A, 50B.例文帳に追加

電荷補填回路５６Ａ，５６Ｂは、交差接続され、メモリセル５０Ａ，５０Ｂに記憶されるデータをラッチする。 - 特許庁

A bit line connected to an unprogrammed memory cell is precharged based on the first high level of the source line.例文帳に追加

プログラムされないメモリセルに接続されたビット線は、ソース線の第１高レベルによりプリチャージされる。 - 特許庁

Further, a well line WL0 is connected to a p type well region in which the memory cell M00 is formed.例文帳に追加

さらに、メモリセルＭ００が形成されたｐ型ウエル領域にはウエル線ＷＬ０が接続される。 - 特許庁

The memory cell is connected with a first bit line 2a, a second bit line 2b and a word line 3.例文帳に追加

このメモリセルには、第１のビット線２ａ、第２のビット線２ｂ、およびワード線３が接続されている。 - 特許庁

A controller 24 in the automatic calibration equipment has a memory and a logic circuit, and is connected to a robot 22.例文帳に追加

自動較正装置の制御器２４はメモリと、論理回路とを有し、ロボット２２に接続されている。 - 特許庁

The data stored in the memory 20 are analyzed by the computer connected to the high-speed bus interface 22.例文帳に追加

このメモリー２０に格納されたデータを高速バスインターフェース２２に接続されたコンピュータで解析する。 - 特許庁

A memory cell transistor (MT) and the source impurity area are connected to each other through a low-resistance metal wiring 4.例文帳に追加

メモリセルトランジスタ（ＭＴ）とソース不純物領域とは、低抵抗のメタル配線（４）により接続する。 - 特許庁

A second nonvolatile EDID memory 3 is externally connected to the HDMI processing IC 1.例文帳に追加

ＨＤＭＩ処理ＩＣ１の外付けで不揮発性の第２のＥＤＩＤメモリ３が接続されている。 - 特許庁

The bit line BL of a memory cell array 11 is selected by a column gate 12 to be connected to a sense amplifier 13.例文帳に追加

メモリセルアレイ１１のビット線ＢＬはカラムゲート１２により選択されてセンスアンプ１３に接続される。 - 特許庁

In a circuit 12, a memory 6 is connected to a bus 8 to be accessed from a bidirectional bus 8, an MEPG decoder 4 is connected to the bus 8 to read encoding and decoding data of the memory and an encoded data output part is arranged, which is connected to the bus along a first path 16, by which reading is performed from the memory data of a first picture.例文帳に追加

回路１２のメモリ６は、両方向バス８からアクセスされるように、またＭＰＥＧデコーダ４は、メモリの符号化及び復号化データを読み出すようにバス８に接続され、第１の画像のメモリデータから読み出すことができる第１のパス１６に沿ってバスに接続された符号化されたデータの出力部を有する。 - 特許庁

The plurality of external ECC modules are connected to the memory controller through one shared ECC channel.例文帳に追加

複数の外部ＥＣＣモジュールは、１つの共通のＥＣＣチャネルを介して、メモリーコントローラに接続されている。 - 特許庁

A CPU 32 of the semiconductor device 31 is connected to an external memory 36 through the bus 35.例文帳に追加

半導体装置３１におけるＣＰＵ３２は、バス３５を介して外部メモリ３６に接続されている。 - 特許庁

A DVD player is connected to a TV receiving set and has a memory, an optical disk drive and a microcomputer for control.例文帳に追加

ＤＶＤプレーヤは、ＴＶ受像機と接続され、メモリと、光ディスクドライブと、制御用マイコンとを備える。 - 特許庁

Each system includes a bus for data communication and a CPU device and a memory device connected to the bus.例文帳に追加

各系統は、データ通信用のバスと、このバスに接続されたＣＰＵデバイス及びメモリデバイスを備える。 - 特許庁

The processor system further comprises direct memory access controllers 306-1 to 306-m connected to the system bus line 305.例文帳に追加

システムバスライン３０５に接続されるダイレクトメモリアクセスコントローラ３０６−１〜３０６−ｍを更に備える。 - 特許庁

The electric charge compensating circuit 56A, 56B are cross-connected and latch data stored in the memory cells 50A, 50B.例文帳に追加

電荷補填回路５６Ａ，５６Ｂは、交差接続され、メモリセル５０Ａ，５０Ｂに記憶されるデータをラッチする。 - 特許庁

The PMOS drive transistor (180) is connected between the memory node (230) and a power supply voltage (255).例文帳に追加

記憶ノード（２３０）と電源電圧（２５５）との間にはＰＭＯＳドライブトランジスタ（１８０）が接続されている。 - 特許庁

A data storage device is provided with an array 165 of resistive memory cells 170, 173, 175, 177, and a circuit connected electrically to the array 165.例文帳に追加

データ記憶デバイスは、抵抗性メモリセル(170,173,175,177)のアレイ(165)と、アレイ(165)に電気的に接続される回路を備える。 - 特許庁

The terminal device 20 has a memory means 22 and a control means 26, and a bar code reader 25 is connected to the terminal device 20.例文帳に追加

端末装置２０は記憶手段２２と制御手段２６を有し、バーコードリーダ２５が接続される。 - 特許庁

Then, the sense amplifier continuously outputs data of the plurality of memory cells connected to the first bit line.例文帳に追加

そして、センスアンプは、第１のビット線に接続された複数のメモリセルのデータを連続的に出力する。 - 特許庁

A money reception/dispensing count processing part 31 is connected to a memory part 34 through a mechanism control part 33.例文帳に追加

入出金計数処理部３１は、機構制御部３３を介してメモリ部３４と接続されている。 - 特許庁

A source terminal of a first nonvolatile memory element 21 is connected to a first power source line 16, a source terminal of a second nonvolatile memory element 22 is connected to a second power source line 17, drain terminals of the nonvolatile memory elements 21, 22 are connected mutually, and a data output terminal 24 is provided at its connection path 23.例文帳に追加

第１の不揮発性メモリ素子２１のソース端子を第１の電源線１６に、第２の不揮発性メモリ素子２２のソース端子を第２の電源線１７にそれぞれ接続し、その各不揮発性メモリ素子２１，２２のドレイン端子同士を接続して、その接続経路２３にデータ出力端子２４を設ける。 - 特許庁

To reduce the portion in which a data gray signal correcting section is connected to a frame memory.例文帳に追加

本発明は、データ階調信号補正部がフレームメモリと接続する部分を減らすことを目的とする。 - 特許庁

To provide a phase change memory element connected to the edge part of a thin film electrode, and to provide a method of manufacturing the same.例文帳に追加

薄膜電極に周囲で接続した相変化メモリ素子およびその製造方法を提供する。 - 特許庁

To provide memory layout for a precharge circuit connected between other pair of bit lines rather than a sense amplifier.例文帳に追加

センスアンプよりはビットラインの他の対の間に連結されるプリチャージ回路のメモリレイアウトを提供する。 - 特許庁

A processing unit 2 is connected to a memory device 3, a fingerprint sensor 4, and an input/output interface 5.例文帳に追加

処理ユニット２は、メモリデバイス３、指紋センサ４、および入／出力インターフェース回路５に接続されている。 - 特許庁

The transmittance data is read into a microcomputer 13 via a memory means 13 connected to the liquid crystal panel 11.例文帳に追加

マイコン１３は、液晶パネル１１と接続している記憶手段１３から透過率データを読み込む。 - 特許庁

The spaces are connected to each other by the parameters stored in each to indicate the address of the next memory space.例文帳に追加

空間は次のメモリ空間のアドレスを示す各空間に蓄積されたパラメータにより接続される。 - 特許庁

The memory device consists of a precharge circuit 106 connected to the pair of bit lines BLn and BLnB.例文帳に追加

メモリ装置はそれに一対のビットラインＢＬｎ，ＢＬｎＢに連結されたプリチャージ回路１０６を含む。 - 特許庁

A plurality of dummy memory cells RDC constituting the dummy row array 4 are connected to the dummy word line 5.例文帳に追加

このダミーワード線５には、ダミーロウアレイ４を構成する複数のダミーメモリセルＲＤＣが接続されている。 - 特許庁