「memory connected」に関連した英語例文の一覧と使い方(17ページ目) - Weblio英語例文検索

The memory of a second level is connected with the CPU by a system bus and stores the subsets of plural blocks.例文帳に追加

第２レベルのメモリはシステム・バスによって中央処理装置と接続し複数のブロックのサブセットが記憶される。 - 特許庁

To provide a data storage system assigning the memory device of the other network connected computer as a cache device.例文帳に追加

ネットワーク接続された他のコンピュータのメモリデバイスをキャッシュデバイスとして割り当てることを可能とするデータ記憶システム。 - 特許庁

The memory cell comprises a selective transistor formed on the substrate 1, and a capacitor connected to the selective transistor.例文帳に追加

メモリセルは、基板１上に形成された選択トランジスタと、その選択トランジスタに接続されたキャパシタとを備える。 - 特許庁

Dummy cells are arranged between the row decoder and the memory cell array in the column direction and dummy bit lines are connected to dummy cells.例文帳に追加

ローデコーダとメモリセルアレイ間にはダミーセルが列方向に配列され、ダミーセルにはダミービット線が接続されている。 - 特許庁

The memory modules 4 are connected to a controller module 1 by an internal bus 8 to constitute an auxiliary storage device 5.例文帳に追加

このメモリモジュール４を複数個内部バス８でコントローラモジュール１に接続して補助記憶装置５を構成する。 - 特許庁

The data wiring, the command/address wiring, and the clock wiring may be connected to buffers of other memory modules and to cascade.例文帳に追加

データ配線、コマンド・アドレス配線、及び、クロック配線は他のメモリモジュールのバッファとカスケードに接続されても良い。 - 特許庁

TRANSISTOR AND FERROELECTRIC SUBSTANCE MEMORY DEVICE COMMONLY CONNECTED TO TRANSISTOR AND CONSISTING OF PLURAL FERROELECTRIC SUBSTANCE CAPACITOR例文帳に追加

トランジスタ及びトランジスタに共通に連結された複数の強誘電体キャパシタからなる強誘電体メモリ装置 - 特許庁

Thus, the number of ferroelectric memory cells connected to the same place and word lines becomes 4.例文帳に追加

これにより、同一のプレート線およびワード線に接続される強誘電体メモリセルの個数は、４個ずつになる。 - 特許庁

A writing error address tag memory is connected to the address designation circuit through a bidirectional bus in response to the error flag.例文帳に追加

書込みエラーアドレスタグメモリは、エラーフラグに応答し、双方向バスを介してアドレス指定回路に結合される。 - 特許庁

To improve information holding performance for a long term by nonvolatile memory transistors connected in a statically latched state.例文帳に追加

スタティックラッチ形態に接続された不揮発性記憶トランジスタによる長期の情報保持性能を向上させる。 - 特許庁

A microcomputer 24 of the transmitter-receiver 12 stores a memory 24a therein, and has a registration switch 10 connected thereto.例文帳に追加

また、送受信装置１２のマイコン２４には、メモリ２４ａが設けられ、登録スイッチ１０が接続されている。 - 特許庁

A microcomputer 24 of the transmitter-receiver 12 is provided with a memory 24a, and a registration switch 10 is connected thereto.例文帳に追加

また、送受信装置１２のマイコン２４には、メモリ２４ａが設けられ、登録スイッチ１０が接続されている。 - 特許庁

The constitution that a memory 1, a CPU 2 and a shift module 3 are connected via a data bus is turned to the entire constitution.例文帳に追加

メモリ１、ＣＰＵ２、シフトモジュール３がデータバスを介して接続されている構成を全体構成とする。 - 特許庁

The intra-package DQ bus 114 and a signal-terminal pad 115 of the memory chip 120 are connected through the intermediary of a via.例文帳に追加

パッケージ内ＤＱバス１１４は、メモリチップ１２０の信号端子パッド１１５にビアを介して接続する。 - 特許庁

A request for reading data stored in a first memory cell connected to a first word line is received (S100).例文帳に追加

第１ワードラインと接続する第１メモリセルに格納されたデータを読み出すための要請を受信する（Ｓ１００）。 - 特許庁

The USB flash memory is directly fitted and connected to the USB jack body and is turned by the hinge and is stored in the storage part.例文帳に追加

USBフラッシュメモリはUSBジャック体に直接嵌合接続し、ヒンジにて回動されて収納部に収納される。 - 特許庁

In this nonvolatile semiconductor memory device, a memory string connecting in series a plurality of storage elements MT101 to MT116 that can electrically write and delete the data is connected between the first and second common lines (bit line connected to the memory string and the adjacent bit line).例文帳に追加

電気的にデータの書き込みおよび消去が可能な記憶素子ＭＴ１０１〜ＭＴ１１６が複数個直列に接続されたメモリストリングが、第１および第２の共通線（当該メモリストリングが接続されたビット線と、隣のビット線）の間に接続された不揮発性半導体記憶装置である。 - 特許庁

When an entry is set into a partial access mode, the copying operation is carried out with respective memory cells included in the holding area as copying sources and also with one or a plurality of memory cells included in the copying area connected to bit lines to which the memory cells of a copying source are connected as copying destinations.例文帳に追加

パーシャルアクセスモードにエントリする際、前記保持領域に含まれるメモリセルの各々をコピー元とするとともに、該コピー元のメモリセルが接続されるビット線に接続された前記コピー領域に含まれる一又は複数のメモリセルをコピー先として、コピー動作を行う。 - 特許庁

The device is provided with a pair of memory node, a capacitor whose one end is connected to this memory node, and a switch part which is connected to the other end of this capacitor, while which changes a connection state of the other end of the capacitor when the semiconductor memory device is operated with the prescribed speed or more.例文帳に追加

一対の記憶ノードと、この記憶ノードに一端が接続された容量と、この容量の他端に接続されるとともに、半導体記憶装置が所定の速度以上で動作する場合には、容量の他端の接続状態を変更するスイッチ部と、を備える。 - 特許庁

A DRAM or ferroelectric memory in a hierarchical bit line configuration is added with a function of data-copying the data of a memory cell connected to a work line designated by a word line activating command (act) through a global bit line to a memory cell connected to the word line designated by a following copy command.例文帳に追加

階層型ビット線構成のDRAMあるいは強誘電体メモリに対して、ワード線活性化コマンド(act)で指定されたワード線に接続するメモリセルのデータを、これに引き続くコピーコマンドで指定されたワード線に接続するメモリセルへ、グローバルビット線を介してデータコピーする機能を付加する。 - 特許庁

The memory control part allows reading and writing from/in the volatile memory from a transfer source computer device 20 connected via the connection terminal 15 and allows only reading from the volatile memory from a transfer destination computer device 30 connected via the connection terminal 16.例文帳に追加

メモリ制御部は、接続端子１５を介して接続される移行元コンピュータ装置２０からは、揮発性メモリに対して読出及び書込を許容し、接続端子１６を介して接続される移行先コンピュータ装置３０からは揮発性メモリに対して読出のみを許容する。 - 特許庁

The encoder (21) has an encoding unit (26) connected to an intermediate memory (27), a control data decoder (30) connected to the unit (26), memory (27), and an image compositer (32), and the compositer (32) which receives and transmits data from and to the memory (27).例文帳に追加

エンコーダ（２１）は、中間メモリ（２７）に接続されている符号化ユニット（２６）と、符号化ユニット（２６）および中間メモリ（２７）並びに画像合成器（３２）に接続されている制御データデコーダ（３０）と、中間メモリ（２７）からデータを受け、データを中間メモリ（２７）に送る前記画像合成器（３２）とを有している。 - 特許庁

A system controller 12 is connected to a CPU 11, a main memory 13 for storing a program and data which are used by the CPU 11 to perform processing, and a sub-memory 14 of a smaller capacity than the main memory 13.例文帳に追加

システムコントローラ１２は、ＣＰＵ１１と、ＣＰＵ１１が処理を行うために用いるプログラムおよびデータを記憶するメインメモリ１３と、該メインメモリ１３よりも小容量のサブメモリ１４とに接続されている。 - 特許庁

The static memory part SM is connected so as to receive a memory control signal independent of the scan signal and is controlled by the memory control signal so as to drive the display pixel PX in accordance with the held display signal.例文帳に追加

特に、スタティックメモリ部ＳＭは走査信号とは独立なメモり制御信号を受け取るよう接続され、保持した表示信号に対応して表示画素ＰＸを駆動するようメモり制御信号により制御される。 - 特許庁

This information processor 1 is connected in series with processor cores provided with local memories via a shared memory of a dual port memory, and conducts an input and an output between the respective processor cores via the shared memory.例文帳に追加

情報処理装置１は、ローカルメモリをそれぞれ備えたプロセッサコアが、デュアルポートメモリである共有メモリを介して直列に接続され、各プロセッサコア間では、共有メモリを介してデータの入出力を行う。 - 特許庁

To secure read-out margin of data and to reduce power consumption in a non-volatile semiconductor memory in which two memory cells are connected in parallel and the same information is stored in both of the memory cells.例文帳に追加

２つのメモリセルを並列に接続し、この両方のメモリセルに同一の情報を記憶させる不揮発性半導体記憶装置において、データの読み出しマージンを確保するとともに、消費電力を低減すること。 - 特許庁

A nonvolatile semiconductor memory device according to one embodiment includes word lines connected to multiple nonvolatile memory cells, and a control circuit for selecting the nonvolatile memory cell and controlling a data reading operation.例文帳に追加

一の実施の形態に係る不揮発性半導体記憶装置は、複数の不揮発性メモリセルに接続されるワード線と不揮発性メモリセルを選択してデータ読み出し動作を制御する制御回路とを備える。 - 特許庁

In some cases, the configuration memory address and associated configuration data are connected to a packet with a bit size (for example, 64 bit) of a second memory address larger than that (for example, 32 bits) of a first memory address.例文帳に追加

コンフィギュレーションメモリアドレス及び関連されるコンフィギュレーションデータは、第一のメモリアドレスのビットサイズ（たとえば３２ビット）よりも大きな第二のメモリアドレスのビットサイズ（たとえば６４ビット）を有するパケットに結合される場合がある。 - 特許庁

The processor is connected with the bus, and the data processing device is provided with at least one memory table, e.g. 141, and designate the memory for execution of exchange of data items between the processor and the memory system 150.例文帳に追加

プロセッサはバスに接続され、データ処理装置は少なくとも１つのメモリテーブル、例えば１４１を備え、プロセッサとメモリシステム１５０とのデータアイテムのやり取りを実行するためのメモリをどれにするかを指定する。 - 特許庁

The cross current memory array is produced by using the memory device 100 in which the MSM binary switch and the resistance memory substance 104 are connected in series, thereby preventing current from passing in an undesired direction.例文帳に追加

ＭＳＭバイナリスイッチと抵抗メモリ物質１０４が直列に接続された構成を有するメモリ素子１００を用いて、クロスポイントメモリアレイを作成することにより、望ましくない方向に電流が流れるのを防ぐ。 - 特許庁

To provide a digital camera to which a USB memory as an external memory is connectable, that can easily output data to a personal computer (PC) and prevent deterioration in operability at photographing due to the connected USB memory.例文帳に追加

デジタルカメラにおいて、外部メモリとしてＵＳＢメモリを接続可能とすることにより、パーソナルコンピュータ（ＰＣ）へのデータ出力を容易なものとし、また、接続されたＵＳＢメモリによる撮影時の操作性の悪化を防止する。 - 特許庁

The memory is provided with a memory array 1 which includes a bit line BL, a word line WL which is arranged to cross the bit line BL and a memory cell which is connected between the bit line BL and the word line WL.例文帳に追加

このメモリは、ビット線ＢＬと、ビット線ＢＬと交差するように配置されたワード線ＷＬと、ビット線ＢＬとワード線ＷＬとの間に接続されたメモリセルとを含むメモリセルアレイ１を備えている。 - 特許庁

To provide a semiconductor memory which can prevent elongation of the memory cell writing time even when the memory cells are connected to the bit lines in a virtual grounding system and effectively reduce the chip size.例文帳に追加

メモリセルが仮想接地方式でビット線に接続されていても、メモリセルの書き込み時間の増大を防止でき、しかも、チップ面積の削減を有効に行うことができる半導体記憶装置を提供すること。 - 特許庁

Two memory cells MC1, MC2 having a storage transistor are connected in parallel, the same information is stored in both of the memory cells, and information '1', '0' of the memory cells is judged based on a synthesis current at the time of read-out.例文帳に追加

記憶トランジスタを有する２つのメモリセルＭＣ１，ＭＣ２を並列に接続し、この両方のメモリセルに同一の情報を記憶させ、読み出し時には合成電流に基づいてメモリセルの情報 “１”、“０”を判断する。 - 特許庁

The nonvolatile semiconductor memory device is provided with an auxiliary current source (10) in parallel to a selection memory cell (MC), current change for a sense amplifier (16) of a reading circuit (6) is accelerated, and a rise in a bit line potential to which the selection memory cell is connected is suppressed.例文帳に追加

選択メモリセル（ＭＣ）と並列に補助電流源（１０）を設け、読出回路（６）のセンスアンプ（１６）に対する電流変化を加速し、かつ選択メモリセルが接続するビット線電位の上昇を抑制する。 - 特許庁

A semiconductor memory device includes bit lines BLs (first wiring), and a memory cell MC including a phase change element 20 (memory element) and a diode 21 connected in series between the bit lines and word lines WLs (second wiring).例文帳に追加

本発明の半導体メモリ装置は、ビット線ＢＬｓ（第１の配線）と、ワード線ＷＬｓ（第２の配線）との間に直列接続された相変化素子２０（メモリ素子）及びダイオード２１を含むメモリセルＭＣを備えている。 - 特許庁

A sense amplifier 7 detects memory information by comparing a discharge potential (Vo) of a bit line BL, to which one side of an electrode of a memory cell resistance Rcell in a memory cell MC is connected, with a reference potential (/Vo).例文帳に追加

センスアンプ７は、メモリセルＭＣ内のメモリセル抵抗Ｒｃｅｌｌの一方の電極が接続されたビット線ＢＬの放電電位（Ｖｏ）を参照電位（／Ｖｏ）と比較することにより、記憶情報を検出する。 - 特許庁

The nonvolatile memory device includes a nonvolatile memory cell array including a plurality of nonvolatile memory cells connected to a plurality of word lines, and a word line voltage generator for generating first and second sequences of voltage pulses.例文帳に追加

不揮発性半導体メモリ装置は、複数のワードラインに接続された複数の不揮発性メモリセルを含む不揮発性メモリセルアレイと、第１及び第２電圧パルスシーケンスを発生させるワードライン電圧発生器とを含む。 - 特許庁

When programming memory cells in a memory cell array built in the virtually grounded array structure, a controller 100 controls to program in parallel for two memory cells whose gate electrodes are connected to the same word line.例文帳に追加

仮想接地アレイ構造により構成されたメモリセルアレイ内のメモリセルをプログラムする際、制御部１００は、同一のワード線にゲート電極が接続された２つのメモリセルに並列にプログラムを行うように制御する。 - 特許庁

The nonvolatile semiconductor memory device includes a memory cell array constituted in such a manner that a plurality of blocks are arrayed which comprises an aggregation of NAND cell units provided with a plurality of nonvolatile memory cells MC connected in series.例文帳に追加

不揮発性半導体記憶装置は、直列接続された複数の不揮発性メモリセルＭＣを備えたＮＡＮＤセルユニットの集合により構成されるブロックを複数個配列して構成されるメモリセルアレイを備える。 - 特許庁

Then the memory cells are connected in series or parallel to structure NAND version memory or NOR version memory.例文帳に追加

有機化合物層を有する有機素子にトランジスタを並列または直列に接続したメモリセルを構成し、そのメモリセルを直列または並列に接続することによって、ＮＡＮＤ型メモリまたはＮＯＲ型メモリを構成する。 - 特許庁

This processing time measuring system comprises a memory 30, a first block 10 executing a plurality of communication processings using the memory 30, and a second block 20 connected to the memory 30 and monitoring the plurality of communication processings.例文帳に追加

処理時間測定システムは、メモリ３０と、メモリ３０を用いて複数の通信処理を実行する第１ブロック１０と、メモリ３０に接続され複数の通信処理を監視する第２ブロック２０とを備える。 - 特許庁

A memory cell array 1 is configured so that a plurality of memory cells MC which are connected to a word line and a bit line, store one value out of n values (n is a natural number of 2 or more) in one memory cell, and are arranged in a matrix.例文帳に追加

メモリセルアレイ１は、ワード線、及びビット線に接続され、１つのメモリセルに、ｎ値（ｎは２以上の自然数）のうちの１値を記憶する複数のメモリセルＭＣがマトリックス状に配置されて構成されている。 - 特許庁

SEMICONDUCTOR MEMORY ARRAY OF FLOATING GATE MEMORY CELLS, SELF ALIGNMENT METHOD FORMING THE SAME, SEMICONDUCTOR DEVICE HAVING ARRAY OF NONVOLATILE MEMORY CELLS, AND A PLURALITY OF ROWS CONNECTED WITH A PLURALITY OF SEMICONDUCTOR DEVICES例文帳に追加

フローティングゲートメモリセルの半導体メモリアレイ、このアレイを形成する自己整合方法、不揮発性メモリセルのアレイを有する半導体装置、及び、複数の半導体素子に接続する複数の行ラインと列ラインを形成する方法 - 特許庁

When a memory card 3 is connected via a USB cable to a USB port 21, a host controller 25 acquires a descriptor of the memory card 3 and stores the descriptor in a RAM 15.例文帳に追加

ＵＳＢポート２１に、ＵＳＢケーブルを介してメモリカード３が接続されているとき、ホストコントローラ２５がメモリカード３のディスクリプタを取得し、ＲＡＭ１５に格納する。 - 特許庁