「memory electrode」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

To provide a method of manufacturing a semiconductor memory device, which prevents short circuit between electrode layers.例文帳に追加

電極層間のショートを防ぐことができる半導体記憶装置の製造方法を提供する。 - 特許庁

A segment driver applies to a signal electrode a voltage according to the display data input from the memory.例文帳に追加

セグメントドライバは、メモリから入力した表示データに応じた電圧を信号電極に印加する。 - 特許庁

In the semiconductor memory 1, a plurality of gate electrode films 21 are provided on a silicon substrate 11.例文帳に追加

半導体メモリ１において、シリコン基板１１上に複数枚のゲート電極膜２１を設ける。 - 特許庁

The memory cell includes a floating gate isolated from the gate electrode part of a gate line by means of an insulator.例文帳に追加

メモリセルは、絶縁体によってゲートラインのゲート電極部分から分離された浮遊ゲートを含む。 - 特許庁

To form an electrode for a ferroelectric memory which is advantageously made to be fine and has no shape variance.例文帳に追加

微細化に有利でかつ形状ばらつきのない強誘電体メモリ用電極を形成する。 - 特許庁

The structure comprises a first electrode E3, a second electrode E2, a third electrode E1, a control element 25 of a prescribed device type disposed between the first electrode and the second electrode, and a memory storage element 23 of a prescribed device type disposed between the second electrode and the third electrode.例文帳に追加

メモリ構造は、第１の電極Ｅ３と、第２の電極Ｅ２と、第３の電極Ｅ１と、前記第１の電極と前記第２の電極との間に配置される所定のデバイスタイプの制御素子２５と、前記第２の電極と前記第３の電極との間に配置される所定のデバイスタイプのメモリ記憶素子２３とを含む。 - 特許庁

The non memory part comprises a dummy conductive film 65 having a part in the same layer as at least one of a plurality of electrode films; a dummy select gate electrode SGd in the same layer as the select gate electrode; a contact electrode connected to the dummy conductive film; and a contact electrode connected to the dummy select gate electrode.例文帳に追加

非メモリ部は、複数の電極膜の少なくとも１つと同層の部分を含むダミー導電膜６５と、選択ゲート電極と同層のダミー選択ゲート電極ＳＧｄと、ダミー導電膜に接続されたコンタクト電極と、ダミー選択ゲート電極に接続されたコンタクト電極と、を含む。 - 特許庁

The memory gate electrode 31 includes a first electrode 4 and a second electrode 9, the first gate electrode 41 has the first electrode 4 and the second electrode 9 electrically connected, the second gate electrode 51 is composed of the second electrode 9, and the thickness of a first sidewall insulating film 10 is thicker than that of a second sidewall insulating film 11.例文帳に追加

メモリゲート電極３１は、第１電極４及び第２電極９を含み、第１のゲート電極４１は第１電極４及び第２電極９が電気的に接続され、第２のゲート電極５１は第２電極９からなり、第１の側壁絶縁膜１０の膜厚は、第２の側壁絶縁膜１１の膜厚よりも厚い。 - 特許庁

As a result, since the upper end of the control gate electrode CG and the upper end of the memory gate electrode MG are separated by the length of the bird's beak BV, electric field strength is relaxed, and thereby the leakage current flowing between the control gate electrode CG and the memory gate electrode MG is reduced.例文帳に追加

この結果、コントロールゲート電極ＣＧの上端部と、メモリゲート電極ＭＧの上端部が、バーズビークＢＶ分だけ離れるので電界強度の緩和を図ることができ、コントロールゲート電極ＣＧとメモリゲート電極ＭＧ間を流れるリーク電流を低減できる。 - 特許庁

Further, the memory device is disposed on the nano memory structure and is electrically connected thereto, and is provided with a plurality of second electrode lines (152, 252, 352, 452, 652) self-aligned to the nano memory structures.例文帳に追加

さらに、メモリデバイスは、ナノ記憶構造上に配置されて、これに電気的に結合され、かつ、ナノ記憶構造に対して自己整列された複数の第２の電極ライン(152,252,352,452,652)を備える。 - 特許庁

The capacitor CAP has a multilayer structure of a lower electrode 8, a capacitor dielectric film 10, and an upper electrode 11 where the lower electrode 8 serves both as a memory node and the upper electrode 11 as a word line (read word line).例文帳に追加

キャパシタＣＡＰが、下部電極８、キャパシタ誘電体膜１０、上部電極１１を積層させた構造を有し、下部電極８が記憶ノードとなり、上部電極１１がワード線（読み出しワード線）を兼用する。 - 特許庁

To provide a nonvolatile semiconductor memory device which includes a floating gate electrode and which can prevent electric characteristics of a memory cell transistor from deteriorating.例文帳に追加

浮遊ゲート電極を含んでおり、メモリセルトランジスタの電気的特性劣化を防ぐことができる不揮発性半導体記憶装置を提供する。 - 特許庁

A nonvolatile semiconductor memory device includes word line conducting layers 31a to 31d which function as the control electrode of a memory transistor MTr.例文帳に追加

不揮発性半導体記憶装置は、メモリトランジスタＭＴｒの制御電極として機能するワード線導電層３１ａ〜３１ｄとを備える。 - 特許庁

A memory cell gate electrode GE of the memory cell MC is formed on an element region 13 of a semiconductor substrate 11 via a gate insulation film 31.例文帳に追加

半導体基板１１の素子領域１３上に、ゲート絶縁膜３１を介して、メモリセルＭＣのメモリセルゲート電極ＧＥが形成されている。 - 特許庁

The memory device 10 has an arrangement in which a memory thin film 4 is sandwiched between a first electrode 2 and a second electrodes 6, wherein the memory thin film 4 comprises an insulating material or semiconductor material, and a thin film 3 containing Cu and Te is formed between the memory thin film 4 and the first electrode 2 or the second electrode 6.例文帳に追加

第１の電極２と第２の電極６との間に記憶用薄膜４が挟まれて構成され、記憶用薄膜４が絶縁材料又は半導体材料から成り、記憶用薄膜４と第１の電極２或いは第２の電極６との間に、Ｃｕ及びＴｅが含まれている薄膜３が形成されている記憶素子１０を構成する。 - 特許庁

The method of manufacturing the memory element includes steps of: (a) forming a first electrode; (b) forming a memory node on the first electrode; (c) forming an insulating layer contacting the memory node, and formed by using a source substance without containing hydrogen as a constituent; and (d) forming a second electrode on the memory node.例文帳に追加

メモリ素子の製造方法において、（ａ）第１電極を形成する段階と、（ｂ）前記第１電極上にメモリノードを形成する段階と、（ｃ）前記メモリノードと接し、構成成分として水素が含まれないソース物質を利用して形成された絶縁層を形成する段階と、（ｄ）前記メモリノード上に第２電極を形成する段階と、を含む。 - 特許庁

A memory n-type MIS transistor QM1 formed in a memory region RM on a silicon substrate 1 has a memory source-drain region SD1 including a memory extension regions LD1 formed below both side walls of a memory gate electrode GE1.例文帳に追加

シリコン基板１上のメモリ領域ＲＭに形成されたメモリ用ｎ型ＭＩＳトランジスタＱＭ１は、メモリ用ゲート電極ＧＥ１の両側壁側下に形成されたメモリ用エクステンション領域ＬＤ１を含むメモリ用ソース・ドレイン領域ＳＤ１を有している。 - 特許庁

In manufacturing a nonvolatile organic memory device 100 which includes a memory layer 20 interposed between an upper electrode 10 and a lower electrode 30, ions of the conductive particles are disposed in an organic material between the upper electrode 10 and the lower electrode 30, and then the conductive nanoparticles are formed by reducing the ions of conductive nanoparticles in the organic material, to form the memory layer 20.例文帳に追加

上部電極１０と下部電極３０との間にメモリ層２０を含む不揮発性有機メモリ１００を製造するにおいて、上部電極１０と下部電極３０との間の有機物にイオン状態の伝導性粒子を分散させた後、これを有機物内で還元させて伝導性ナノ粒子を形成することにより、メモリ層２０を形成する。 - 特許庁

An ONO film for a gate insulating film 25a of a memory transistor of a nonvolatile memory cell is formed, on which the gate electrode 20a of the memory transistor is formed, and the side surface of the gate electrode 20a is oxidized with quick thermal oxidation to form an insulating film 23.例文帳に追加

不揮発性メモリセルのメモリトランジスタのゲート絶縁膜２５ａ用のＯＮＯ膜を形成し、その上にメモリトランジスタのゲート電極２０ａを形成し、ゲート電極２０ａの側面を急速熱酸化により酸化して絶縁膜２３を形成する。 - 特許庁

A memory cell formed in a memory cell region has a memory gate electrode MG formed in a side wall shape on a side wall of a control gate electrode CG with a potential barrier film EV1, a charge storage film EC, and a potential barrier film EV2 interposed.例文帳に追加

メモリセル領域に形成されているメモリセルには、コントロールゲート電極ＣＧの側壁に電位障壁膜ＥＶ１、電荷蓄積膜ＥＣおよび電位障壁膜ＥＶ２を介して、サイドウォール形状のメモリゲート電極ＭＧが形成されている。 - 特許庁

A memory cell is constituted of a memory cell transistor and a ferroelectric capacitor, the first electrode of the ferroelectric capacitor is connected to a bit line through the memory cell transistor, and the second electrode of the ferroelectric capacitor is connected to a plate line.例文帳に追加

メモリセルは、メモリセルトランジスタと強誘電体キャパシタで構成され、強誘電体キャパシタの第１の電極は、メモリセルトランジスタを介して、ビット線に接続され、前記強誘電体キャパシタの第２の電極はプレート線に接続されている。 - 特許庁

The first electrode of a ferroelectric capacitor C (C00-C05) is connected with a memory cell transistor Q (Q00-Q05) and the second electrode is connected with a cell plate line.例文帳に追加

強誘電体キャパシタＣの第１の電極は、メモリセルトランジスタＱに接続され、第２の電極はセルプレート線ＰＬに接続されている。 - 特許庁

The second conductive film is patterned, an upper electrode is left above the element isolation structure, and a gate electrode is left above the memory cell portion.例文帳に追加

第２の導電膜をパターニングし、素子分離構造体の上方に上部電極を残すとともに、メモリセル部の上方に、ゲート電極を残す。 - 特許庁

In a manufacturing method of a semiconductor memory device, a lower electrode layer 112 is formed in a lower circuit layer, and a first wiring 11 is formed on the lower electrode layer via an insulating layer.例文帳に追加

下部回路層に下部電極層１１２を形成し、下部電極層の上に絶縁層を介して第１配線１１を形成する。 - 特許庁

After a flash memory gate electrode 11 is formed, a thermal oxide film 12 is formed by thermal oxidation for protecting the gate electrode and stabilizing its characteristics.例文帳に追加

そしてフラッシュメモリーのゲート電極１１を形成した後、ゲート電極の保護と特性安定化のための酸化膜１２を熱酸化形成する。 - 特許庁

This split-gate type memory cell 1 comprises a source region 2, drain region 3, channel region 4, floating gate electrode 5, and control gate electrode 6.例文帳に追加

スプリットゲート型メモリセル１は、ソース領域２、ドレイン領域３、チャネル領域４、浮遊ゲート電極５、制御ゲート電極６から構成される。 - 特許庁

The dummy floating gate electrode 42 is formed of a conductor material layer in the same layer as the floating gate electrode for the charge accumulation of a non-volatile memory.例文帳に追加

ダミー浮遊ゲート電極４２は、不揮発性メモリの電荷蓄積用の浮遊ゲート電極と同層の導電体層により形成されている。 - 特許庁

A memory layer 17 comprising a high-resistance layer 17A and an ion source layer 17B is provided between a lower electrode 14 and an upper electrode 18.例文帳に追加

下部電極１４と上部電極１８との間に、高抵抗層１７Ａおよびイオン源層１７Ｂからなる記憶層１７を有する。 - 特許庁

A silicon nitride film 24 is formed on memory cells MC, which respectively have a floating gate electrode 4 and a control gate electrode 6 as a passivation film.例文帳に追加

フローティングゲート電極４とコントロールゲート電極６とを有するメモリセルＭＣ上にパッシベーション膜としてシリコン窒化膜２４が形成されている。 - 特許庁

On a substrate 2 where a lower electrode 11 is formed, a memory layer material film 13A and an upper electrode material film 12A are formed sequentially.例文帳に追加

下部電極１１が形成された基板２上に、記憶層材料膜１３Ａと上部電極材料膜１２Ａとを順に形成する。 - 特許庁

A lower capacitor electrode 24 is formed on an interlayer insulating film 35, and its electrode wire is extended to the surface of a ferroelectric memory element.例文帳に追加

下部容量電極２４は、層間絶縁膜３５上に形成され、その電極線は強誘電体記憶素子の表面まで通っている。 - 特許庁

To provide a nonvolatile semiconductor memory device having a stack gate structure comprising a floating gate electrode and a control gate electrode that are laminated, which is improved in tunnel insulating film and inter-electrode insulating film.例文帳に追加

フローティングゲート電極とコントロールゲート電極を積層したスタックゲート構成において、トンネル絶縁膜と電極間絶縁膜を改良した不揮発性半導体メモリ装置を提供する。 - 特許庁

The memory element is provided with a bottom electrode 12; a bit line 14 provided on the bottom electrode 12; and the recording layer 15 containing the phase changing material and connecting the bottom electrode 12 to the bit line 14.例文帳に追加

下部電極１２と、下部電極１２上に設けられたビット線１４と、相変化材料を含み、下部電極１２とビット線１４とを接続する記録層１５とを備える。 - 特許庁

The second capacitor 103 includes an electrode 107 which is included in the memory element 104 and an insulating film 113 and an electrode 111 which are formed over the electrode 107.例文帳に追加

第２の容量１０３は、メモリ素子１０４を構成する電極１０７ならびに電極１０７上に形成した絶縁膜１１３および電極１１１から構成される。 - 特許庁

A gate electrode configuring a memory cell is turned into a floating state and a potential of other gate electrode adjacent thereto is changed, the potential of the gate electrode is reduced by this change and a capacitive coupling ratio.例文帳に追加

メモリセルを構成するゲート電極をフローティング状態とし、隣接する他のゲート電極の電位を変化させ、この変化と容量結合比によりゲート電極の電位を減圧する。 - 特許庁

The phase conversion memory device includes a lower electrode formed on a semiconductor substrate, a phase conversion pattern formed on the lower electrode, and an upper electrode formed on the pattern.例文帳に追加

この記憶素子は半導体基板上に形成された下部電極と、下部電極上に形成された相変換パターンと、相変換パターン上に形成された上部電極と、を含む。 - 特許庁

In the memory element, a lower electrode 3 is formed on a substrate 4, a variable resistive film 2 is formed on the lower electrode 3, and an upper electrode 1 is formed on the variable resistive film 2.例文帳に追加

記憶素子では、基板４上に下部電極３が形成され、下部電極３上に可変抵抗膜２が形成され、可変抵抗膜２上に上部電極１が形成される。 - 特許庁

The memory cell gate electrode GE is formed of a floating gate electrode 32 and control gate electrodes 21 laminated on the upper surface of the electrode 32, and between them via an inter-gate insulation film 33.例文帳に追加

メモリセルゲート電極ＧＥは、浮遊ゲート電極３２と、その上面および相互間にゲート間絶縁膜３３を介して積層された、制御ゲート電極２１とから形成されている。 - 特許庁

In the ferroelectric memory device 70, an electrode FD a side surface of which is in contact with the ferroelectric film 12 is formed on a seating electrode FDD connected to one of a source and a drain of the memory transistor.例文帳に追加

強誘電体メモリ７０では、メモリトランジスタのソース及びドレインの一方に接続される台座電極ＦＤＤ上には、側面が強誘電体膜１２と接する電極ＦＤが設けられる。 - 特許庁

In a memory cell MC included in a memory circuit 3 of a system LSI, the gate electrode 43 of an N-channel MOS transistor Q and the cell plate electrode 48 of a capacitor C are formed out of a single wiring layer.例文帳に追加

システムＬＳＩのメモリ回路部３に含まれるメモリセルＭＣにおいて、ＮチャネルＭＯＳトランジスタＱのゲート電極４３とキャパシタＣのセルプレート電極４８とを同一配線層で形成する。 - 特許庁

In this organic memory device, the same electrode material is used for a lower electrode 6 of the organic memory 8 and source/drain electrodes 4 and 5 of the organic FET 7, so that no resistance is produced when the elements are connected.例文帳に追加

本発明の有機メモリー装置では、有機メモリー８の下部電極６と有機FET７のソース・ドレイン電極４・５の電極材料が同一のため、素子間の接続の際、抵抗が生じない。 - 特許庁

Specifically, reading speed is improved by employing a structure where a memory gate electrode 22a is formed only on a sidewall at one side of a control gate electrode 14a as a structure for the code flash memory cell.例文帳に追加

具体的には、コードフラッシュメモリセルの構造としてコントロールゲート電極１４ａの片側の側壁にだけメモリゲート電極２２ａが形成された構造を採用して読み出し速度の向上を図る。 - 特許庁

To provide a technology for reducing a shortage between a selective gate electrode and a memory gate electrode in a semiconductor device having a MONOS type non-volatile memory cell of a split gate structure.例文帳に追加

スプリットゲート構造のＭＯＮＯＳ型不揮発性メモリセルを有する半導体装置において、選択ゲート電極とメモリゲート電極との短絡不良を低減することのできる技術を提供する。 - 特許庁

Read-out of information for a selected memory cell 20 is performed by applying read-out voltage between the first signal electrode 12 and the second signal electrode 16 in the memory cell 20.例文帳に追加

選択されたメモリセル２０に対する情報の読み出しは、メモリセルにおける第１信号電極１２と第２信号電極１６との間に、読み出し電圧を印加することにより行われる。 - 特許庁

Write-in of information for a selected memory cell 20 is performed by applying write-in voltage between the first signal electrode 12 and the second signal electrode 16 in the memory cell 20.例文帳に追加

選択されたメモリセル２０に対する情報の書き込みは、メモリセル２０における第１信号電極１２と第２信号電極１６との間に、書き込み電圧を印加することにより行われる。 - 特許庁