「memory electrode」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

For the data flash memory cell, on the other hand, memory gate electrodes 22b, 22c are formed on sidewalls at both sides of the control gate electrode 14b.例文帳に追加

一方、データフラッシュメモリセルでは、コントロールゲート電極１４ｂの両側の側壁にメモリゲート電極２２ｂ、２２ｃを形成する。 - 特許庁

A developing electrode 57 and a memory terminal 55 electrically connected to a memory chip 53 are arranged in a developing cartridge housing 24.例文帳に追加

現像カートリッジ筐体２４に、現像電極５７とメモリチップ５３と電気的に接続されるメモリ端子５５とを配置する。 - 特許庁

Since each of the nonvolatile memory elements in the memory cell array 102 has memory-function films on both sides of a gate electrode, the gate insulating film can be thin for the miniaturization to shrink the circuit area of the memory cell array 102.例文帳に追加

メモリセルアレイ１０２の不揮発性メモリ素子は、ゲート電極の両側にメモリ機能膜を有するので、ゲート絶縁膜を薄くして微細化を行なって、メモリセルアレイ１０２の回路面積を縮小できる。 - 特許庁

PHASE CHANGE MEMORY ELEMENT CONNECTED TO EDGE PART OF THIN FILM ELECTRODE, AND METHOD OF MANUFACTURING SAME例文帳に追加

薄膜電極に周囲で接続した相変化メモリ素子およびその製造方法 - 特許庁

The memory film is provided between the electrode film and the semiconductor layer and includes a charge holding layer.例文帳に追加

メモリ膜は電極膜と半導体層との間に設けられ電荷保持層を含む。 - 特許庁

The function film 10 is deposited on the first electrode 2 and serves as a memory medium.例文帳に追加

前記機能膜１０は、前記第１の電極２上に成膜されて記憶媒体をなす。 - 特許庁

The electrode 8a of the memory element 8 is arranged near the vessel-side fixing structure 7.例文帳に追加

記憶素子８の電極８ａは、容器側固定構造７の近傍に配置されている。 - 特許庁

To provide a manufacturing method of phase transition memory element having self-aligned electrode.例文帳に追加

自己整列された電極を有する相転移メモリ素子の製造方法を提供する。 - 特許庁

To provide a variable resistance memory element having a buffer layer formed on a lower electrode.例文帳に追加

下部電極上に形成されたバッファ層を備える可変抵抗メモリ素子を提供する。 - 特許庁

ELECTRODE FILM AND ITS FORMING METHOD, AND FERROELECTRIC MEMORY AND SEMICONDUCTOR DEVICE例文帳に追加

電極膜およびその製造方法、ならびに強誘電体メモリおよび半導体装置 - 特許庁

NON-VOLATILE MEMORY ELEMENT HAVING CONTROL GATE ELECTRODE EXTENDING AT ANGLE INCLINED TO FIN例文帳に追加

フィンに傾斜した角度で伸張する制御ゲート電極を有する不揮発性メモリ素子 - 特許庁

To provide a variety of methods for forming a capacitor electrode for an IC memory cell.例文帳に追加

集積回路メモリセル用のキャパシタ電極を形成する様々な方法を提供すること。 - 特許庁

Namely, in wiring operation or erasing operation of the memory cell, a high voltage is applied to the memory gate electrode MG, and in the semiconductor device, the capacitive coupling using the boost gate electrode BG is subsidiarily used so as to apply the high voltage to the memory gate electrode MG.例文帳に追加

つまり、メモリセルの書き込み動作や消去動作の際、メモリゲート電極ＭＧに高電圧が印加されるが、本発明では、メモリゲート電極ＭＧに高電圧を印加するために、ブーストゲート電極ＢＧを使用した容量カップリングを補助的に使用する。 - 特許庁

To easily ensure a focus margin, when forming a floating gate electrode pattern and a control gate electrode pattern in a floating gate type semiconductor memory device, in which an element isolation insulating film of a memory cell transistor is formed every other memory cell only under an erasing gate electrode.例文帳に追加

メモリセルトランジスタの素子分離絶縁膜をメモリセル一つおきに、消去ゲート電極の下にのみ形成したフローティングゲート型半導体記憶装置において、フローティングゲート電極やコントロールゲート電極パターン形成時のフォーカスマージンの確保を容易にする。 - 特許庁

On the right sidewall of the control gate electrode CG, the memory gate electrode MG is formed, with a multilayer insulating film interposed therebetween.例文帳に追加

そして、コントロールゲート電極ＣＧの右側の側壁には、積層絶縁膜を介してメモリゲート電極ＭＧが形成されている。 - 特許庁

A read capacity of the memory cell is charged or discharged by applying a voltage between the first electrode and the second electrode.例文帳に追加

第１電極と第２電極との間に電圧を印加することにより、メモリセルの読み出し容量を充電または放電する。 - 特許庁

A memory gate electrode 7a is formed on one of side faces of the control gate electrode 5a with an ONO film 6 interposed.例文帳に追加

制御ゲート電極５ａの一方の側面上にＯＮＯ膜６を介在させてメモリゲート電極７ａが形成されている。 - 特許庁

A memory cell MC in the non-volatile memory has a memory gate electrode MG formed on the main surface of a semiconductor substrate 1S via an insulating film 2 for accumulating charge.例文帳に追加

不揮発性メモリのメモリセルＭＣは、半導体基板１Ｓの主面上に電荷蓄積用の絶縁膜２を介して形成されたメモリゲート電極ＭＧを有している。 - 特許庁

The nonvolatile memory element includes a lower electrode 12, an upper electrode 15, a recording layer 14 provided between the lower electrode 12 and the upper electrode 15 and including a phase change material, and bit lines 16 provided directly on the upper electrode 15.例文帳に追加

下部電極１２と、上部電極１５と、下部電極１２と上部電極１５との間に設けられ、相変化材料を含む記録層１４と、上部電極１５上に直接設けられたビット線１６とを備える。 - 特許庁

In a memory cell which has an information storage part held between a first electrode 155 and a second electrode 154, an operation for flowing a current from the first electrode 155 to the second electrode 154 and an operation for flowing a current from the second electrode 154 to the first electrode 155 are performed.例文帳に追加

第１の電極155と第２の電極154に挟まれた情報記憶部を持つメモリセルにおいて、第１の電極155から第２の電極154へと電流を流す動作と、第２の電極154から第１の電極155へと逆方向の電流を流す動作を行う。 - 特許庁

The resistive memory element containing the dopant has a lower electrode, a resistive layer containing the dopant formed on the lower electrode, and an upper electrode formed on the resistive layer.例文帳に追加

下部電極と、下部電極上に形成されたドーパントを含む抵抗層と、抵抗層上に形成された上部電極と、を含むドーパントを含む抵抗性メモリ素子である。 - 特許庁

To provide a manufacturing method of a semiconductor device having an embedded gate electrode in a memory cell region and a planar-type gate electrode and a through electrode in a peripheral circuit region.例文帳に追加

メモリセル領域に埋め込みゲート電極を有し、周辺回路領域にプレーナ型ゲート電極と貫通電極を有する半導体装置の製造方法を提供する。 - 特許庁

The memory transistor has, above the gate electrode or a wiring layer connected with the gate electrode (e.g. word line WL1, etc.), a pull-up electrode closing thereto via a dielectric film.例文帳に追加

このメモリトランジスタは、ゲート電極又はこれに接続された配線層（例えば、ワード線ＷＬ１等）の上方に誘電膜を介して近接するプルアップ電極を有する。 - 特許庁

In the semiconductor memory device having a capacitor electrode has a support layer, a grained portion, a first electrode, a capacitor insulating film and a second electrode.例文帳に追加

キャパシタ構造を有する半導体記憶装置であって、この半導体記憶装置は、支持層と、粒状部分、第１電極、キャパシタ絶縁膜、第２電極を有する。 - 特許庁

The gate electrode of the selection transistor in the first memory cell is connected to a first gate line, and the gate electrode of the selection transistor in the second memory cell is connected to a second gate line.例文帳に追加

第一のメモリセルにおける選択トランジスタのゲート電極は、第一のゲート線に接続され、第二のメモリセルにおける選択トランジスタのゲート電極は、第二のゲート線に接続される。 - 特許庁

A resistive element R of a phase change memory has a laminated structure comprising a lower electrode 121, a piezoelectric material layer 122, a barrier layer 123, a memory layer 124, and upper electrode 125.例文帳に追加

相変化メモリの抵抗素子Ｒは、下部電極１２１、圧電材料層１２２、バリア層１２３、記憶層１２４および上部電極１２５の積層構造で構成されている。 - 特許庁

In a ferroelectric memory device 1000, a memory cell consisting of ferroelectric capacitors is formed in a region in which a first signal electrode 12 and a second signal electrode 16 intersect.例文帳に追加

強誘電体メモリ装置１０００は、第１信号電極１２と第２信号電極１６との交差する領域において、強誘電体キャパシタからなるメモリセル２０が形成されている。 - 特許庁

The source electrode or drain electrode of a TFT provided on a memory device is processed by etching to form a conductive layer making up the bit line of the memory.例文帳に追加

有機化合物を含む層を有するメモリとし、メモリ素子部に設けるＴＦＴのソース電極またはドレイン電極をエッチングにより加工し、メモリのビット線を構成する導電層とする。 - 特許庁

The static RAM 34 is connected to the flash memory 32 through the intermediary of electrode pads 22, and the flash memory 32 is connected to the wiring pattern 18 of the TAB tape 36 through the intermediary of the electrode pads 22.例文帳に追加

スタティックＲＡＭ（３４）は、電極パッド（２２）を介してフラッシュメモリ（３２）に接続し、フラッシュメモリ（３２）は、電極パッド（２２）を介してＴＡＢテープ（３６）の配線パターン（１８）に接続する。 - 特許庁

To reduce the area of a memory cell and to simplify manufacturing process by fine patterning in a semiconductor memory device, having an erasing gate electrode.例文帳に追加

消去ゲート電極を備えた半導体記憶装置において、微細化によるメモリセル面積の縮小と工程の簡略化とを図る。 - 特許庁

To provide a stacked semiconductor memory device capable of improving a manufacturing yield of a penetration electrode and a memory system including the same.例文帳に追加

貫通電極の製造歩留まりを高めることができる積層半導体メモリ装置及びこれを含むメモリシステムを提供すること。 - 特許庁

An integrated memory has bit lines BLi, word lines WLk, and memory cells MC arranged at intersections of plate electrode lines PLi.例文帳に追加

集積メモリは、ビット線ＢＬｉ、ワード線ＷＬｋ、プレート電極線ＰＬｉの交点に配置されているメモリセルＭＣを有している。 - 特許庁

Then, a floating gate electrode 7a or the like of a transistor T2 of a flash memory cell is formed on a surface of a memory cell region RM.例文帳に追加

次に、メモリセル領域ＲＭの表面上にフラッシュのメモリセルのトランジスタＴ２のフローティングゲート電極７ａ等を形成する。 - 特許庁

On the opposite sides of the gate electrode 3 of the semiconductor memory 32, a memory function body 25 having a function for storing charges is provided.例文帳に追加

半導体記憶素子３２のゲート電極３の両側に、電荷を蓄積する機能を有するメモリ機能体２５が設けられている。 - 特許庁

Each memory unit MU has a memory capacitor at a part of a semiconductor substrate where an active region 3 and an upper electrode 22 overlap.例文帳に追加

メモリユニットＭＵの各々は、半導体基板における活性領域３と上部電極２２とが重なる部分にメモリキャパシタを備える。 - 特許庁

The floating gate of a memory cell of a nonvolatile memory and a gate electrode of a high voltage transistor regarding the nonvolatile memory are formed of a first polysilicon layer, and the control gate of a memory cell of the nonvolatile memory and the gate electrode of a low voltage transistor regarding a high performance logic circuit network are formed of a second polysilicon layer.例文帳に追加

不揮発性メモリのメモリセルのフローティングゲートと、前記不揮発性メモリに関する高電圧トランジスタのゲート電極とを第１ポリシリコン層によって形成し、前記不揮発性メモリのメモリセルの制御ゲートと、高性能論理回路網に関する低電圧トランジスタのゲート電極とを第２ポリシリコン層によって形成する。 - 特許庁

On a side surface of a memory gate electrode 12, an insulating film 10 is formed between a charge storage film 9 and an insulating film 11, and a total thickness of the insulating films 10 and 11 on the side surface of the memory gate electrode 12 is made larger than a thickness of the insulating film 11 under the memory gate electrode 12.例文帳に追加

メモリゲート電極１２の側面において、電荷蓄積膜９と絶縁膜１１との間に絶縁膜１０を形成し、メモリゲート電極１２側面の絶縁膜１０および１１の合計の厚さを、メモリゲート電極１２下部の絶縁膜１１の厚さよりも厚く形成する。 - 特許庁

Each of the memory cells has a resistance change layer, an upper electrode layer, a lower electrode layer, a diode layer, a first oxide film, and a second oxide film.例文帳に追加

メモリセルは、抵抗変化層と上部電極層と下部電極層とダイオード層と第１の酸化膜と第２の酸化膜とを有する。 - 特許庁

In a semiconductor device, a memory cell has a boost gate electrode BG formed on a control gate electrode CG via an insulating film IF1.例文帳に追加

本発明のメモリセルでは、コントロールゲート電極ＣＧ上に絶縁膜ＩＦ１を介してブーストゲート電極ＢＧが形成されている。 - 特許庁

The control gate electrode of the nonvolatile memory cells MC is formed of a part of an n well NW1 opposing to the capacity electrode CE.例文帳に追加

不揮発性メモリセルＭＣの制御ゲート電極は、容量電極ＣＥが対向するｎウエルＮＷ１の一部で形成されている。 - 特許庁

To process a memory cell having a MONOS type gate electrode and each gate electrode of normal MOS transistors at the same time.例文帳に追加

ＭＯＮＯＳ型のゲート電極を有するメモリセルと、通常のＭＯＳトランジスタの各ゲート電極を同時に加工できるようにする。 - 特許庁

So, the gate electrode of each transistor CMOS part Rc and a gate electrode of DRAM memory cell are manufactured in a common process.例文帳に追加

よって、ＣＭＯＳ部Rcの各トランジスタのゲート電極とＤＲＡＭメモリセルのゲート電極とを共通の工程により製造することができる。 - 特許庁

To provide a semiconductor memory device in which an electrode at the lower layer section of a cell array section can simultaneously be formed with a gate electrode of a transistor in a peripheral circuit section and resistance of the electrode is low and to provide a manufacturing method of the semiconductor memory device.例文帳に追加

セルアレイ部の下層部分の電極を周辺回路部のトランジスタのゲート電極と同時に形成することができ、且つ、この電極の抵抗が低い半導体記憶装置及びその製造方法を提供する。 - 特許庁

The nonvolatile semiconductor memory device comprises a memory cell transistor MT in which a gate insulating film 12; a floating gate electrode film 13; an inter-electrode insulating film 14; and a control gate electrode 15 are stacked in turn on a channel semiconductor layer.例文帳に追加

不揮発性半導体記憶装置は、チャネル半導体層上に、ゲート絶縁膜１２、浮遊ゲート電極膜１３、電極間絶縁膜１４および制御ゲート電極１５が順に積層されるメモリセルトランジスタＭＴを有する。 - 特許庁

The selective transistor has a double-layer gate electrode structure composed of a charge store electrode 2 and a control electrode 4, the unit array of memory transistors is connected to source lines 12 and bit lines 7 via the memory transistors.例文帳に追加

メモリトランジスタと選択トランジスタとは、電荷蓄積電極２及び制御電極４からなる２層ゲート電極構造を有し、選択トランジスタを介してメモリトランジスタの単位列をソース線１２及びビット線７に接続している。 - 特許庁