「memory electrode」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

In the semiconductor integrated circuit, a memory transistor (Trmc) having a gate-insulating film 2 discretely including a trap and a memory gate electrode 7 is provided, and switch transistors (Trsw) having switch gates 6-1 and 6-2 are provided at both the side of the memory transistor.例文帳に追加

離散的にトラップを含むゲート絶縁膜（２）及びメモリゲート電極（７）を有するメモリトランジスタ部（Ｔｒｍｃ）を有し、その両側に、スイッチゲート電極（６−１，６−２）を備えたスイッチトランジスタ部（Ｔｒｓｗ）を備える。 - 特許庁

Such erasing method is used as, with a memory gate electrode 11A provided with a corner part 11cn to which an electric field locally concentrates, the electric charge in the memory gate electrode 11A is injected into the charge storage part in a gate insulating film 2a by FN tunnel operation.例文帳に追加

メモリゲート電極１１Ａに、局所的に電界が集中するコーナー部１１ｃｎを設け、メモリゲート電極１１Ａ中の電荷をＦＮトンネル動作によりゲート絶縁膜２ａ中の電荷蓄積部に注入する消去方式を用いる。 - 特許庁

The nonvolatile memory element 10 comprises a lower electrode 7, a variable resistor 8, and an upper electrode 9 formed sequentially in layers wherein the variable resistor 8 is deposited under mixed state of crystal and amorphous thus forming the nonvolatile memory element 10.例文帳に追加

不揮発性記憶素子１０は、下部電極７と可変抵抗体８と上部電極９を順番に積層して構成され、可変抵抗体８が結晶と非結晶の混在した状態で成膜され、不揮発性記憶素子１０が形成されている。 - 特許庁

To provide a method for manufacturing a nonvolatile memory cell capable of forming a gate electrode with a tungsten W to realize integration of a nonvolatile memory cell, and overcoming the heat treatment problem of high temperature generated during the use of the gate electrode.例文帳に追加

不揮発メモリセルの集積化を実現するために、タングステンＷを用いてゲート電極を形成し、前記ゲート電極の使用中に発生する高温の熱処理問題を克服するための不揮発性メモリセルの製造方法を提供すること。 - 特許庁

The multiplexer MUX0 connects a main bit line connected to an R-side electrode of the even-numbered memory cell in a row direction to the sense amplifier SA0, and connects a main bit line connected to an L-side electrode of the odd-numbered memory cell to the sense amplifier SA1.例文帳に追加

マルチプレクサＭＵＸ０は、行方向の偶数番目のメモリセルのＲ側電極に接続されたメインビット線をセンスアンプＳＡ０に接続し、奇数番目のメモリセルのＬ側電極に接続されたメインビット線をセンスアンプＳＡ１に接続する。 - 特許庁

Concretely, the source line SL is formed so as to contact with both sidewalls SWs formed on a sidewall of a memory gate electrode MG1 and on a sidewall of a memory gate electrode MG2, in the manner of self-alignment.例文帳に追加

具体的には、メモリゲート電極ＭＧ１の側壁に形成されているサイドウォールＳＷと、メモリゲート電極ＭＧ２の側壁に形成されているサイドウォールＳＷの両方に自己整合的に接触するようにソース配線ＳＬを形成する。 - 特許庁

By performing dry etching using the photoresist film 31 as a mask, the upper electrode material film 12A and the memory layer material film 13A are etched in this order thus forming an upper electrode 12 and a memory layer 13 in the shape of a line (linearly).例文帳に追加

フォトレジスト膜３１をマスクとしたドライエッチングを行うことにより、上部電極材料膜１２Ａおよび記憶層材料膜１３Ａをこの順にエッチングし、上部電極１２および記憶層１３をライン状（線状）に形成する。 - 特許庁

When erasing the memory cell, 1st voltage is applied to a well-area to which the memory cell to be erased belongs, and 2nd voltage is applied to the gate electrode of the selection transistor.例文帳に追加

メモリセルの消去に際して、消去するメモリセルが属するウエル領域に対して第１の電圧が印加され、選択トランジスタのゲート電極に対して第２の電圧が印加される。 - 特許庁

The ferroelectric layer 13 and the optical conductive layer 14 constitute a gate electrode of the nonvolatile optical memory 10, and the semiconductor layer 12 constitutes a channel of the nonvolatile optical memory 10.例文帳に追加

強誘電体層１３及び光伝導体層１４は、不揮発性光メモリ１０のゲート電極部を構成し、半導体層１２は、不揮発性光メモリ１０のチャネル部を構成する。 - 特許庁

To provide a manufacturing method of a ferroelectric memory device capable of reducing a leak current at an interface between a lower electrode and a ferroelectric film, and the ferroelectric memory device.例文帳に追加

下部電極と強誘電体膜との界面におけるリーク電流を低減できる強誘電体メモリ装置の製造方法及び強誘電体メモリ装置を提供すること。 - 特許庁

After an n-type semiconductor region 6 is formed on the principal surface of a semiconductor substrate 1Sub, a memory gate electrode MG and the charge storage layer CSL of a split-gate type memory cell are formed thereon.例文帳に追加

半導体基板1Subの主面にｎ型の半導体領域６を形成した後、その上にスプリットゲート型のメモリセルのメモリゲート電極ＭＧおよび電荷蓄積層ＣＳＬを形成する。 - 特許庁

In forming a memory cell transistor of a flash memory, an STI 2 (shallow trench isolation) is formed on a silicon substrate 1, and a gate insulating film 5 and a floating gate electrode 4b are stacked and formed on an active region 3.例文帳に追加

フラッシュメモリのメモリセルトランジスタの形成で、シリコン基板１にＳＴＩ２を形成し、活性領域３にはゲート絶縁膜５、フローティングゲート電極４ｂを積層形成する。 - 特許庁

This method comprises a step for forming a lower electrode 202; a step for forming a colossal magnetoresistance (CMR) memory film 204 arranged on the lower electrode 202, a step for forming a memory-stable semiconductor buffer layer 206 (normally, a metal oxide) arranged on the memory film 204, and a step for forming an upper electrode 208 arranged on the semiconductor buffer layer 206.例文帳に追加

下部電極２０２を形成するステップ、下部電極２０２の上に配置される巨大磁気抵抗（ＣＭＲ）メモリ膜２０４を形成するステップ、メモリ膜２０４の上に配置されるメモリ安定半導体バッファ層２０６（通常、金属酸化物）を形成するステップ、および半導体バッファ層２０６の上に配置される上部電極２０８を形成するステップを包含する。 - 特許庁

The memory element 10 comprises a memory layer 3 disposed between a first electrode 2 and a second electrode 6, and consisting of an oxide containing tantalum or silicon and a rare earth element; and an ion source layer 4 containing any element selected from Cu, Ag, and Zn and making contact with the memory layer 3.例文帳に追加

第１の電極２と第２の電極６との間に記憶層３が配置され、この記憶層３に接して、Ｃｕ，Ａｇ，Ｚｎから選ばれるいずれかの元素が含まれたイオン源層４が設けられ、記憶層３がタンタル又はシリコンと希土類元素とを含有する酸化物から成る記憶素子１０を構成する。 - 特許庁

A memory cell array 1 has a plurality of memory cells MT including a floating gate electrode FG located at the upper part of the well and a control gate electrode CG located at its upper side, and data are written therein for each page configured of the plurality of memory cells connected in series, and it includes the plurality of blocks which are configured of the plurality of pages and are erasure units of the data.例文帳に追加

メモリセルアレイ１は、ウェルの上方のフローティングゲート電極ＦＧとその上方のコントロールゲート電極ＣＧとを含む複数のメモリセルＭＴを有し、直列接続された複数のメモリセルからなるページごとにデータを書き込まれ、複数のページからなりデータの消去単位である複数のブロックを有する。 - 特許庁

An organic molecule memory comprises a first electrode; a second electrode formed of a material different from that of the first electrode; and an organic molecule layer provided between the first electrode and the second electrode, one end of a resistance change type molecular chain constituting the organic molecule layer being chemically coupled with the first electrode and an air gap being present between the other end of the resistance change type molecule chain and the second electrode.例文帳に追加

第１の電極と、第１の電極と異なる材料で形成される第２の電極と、第１の電極と第２の電極との間に設けられる有機分子層であって、有機分子層を構成する抵抗変化型分子鎖の一端が第１の電極と化学結合し、抵抗変化型分子鎖の他端と第２の電極との間に空隙が存在する有機分子層と、を備える有機分子メモリ。 - 特許庁

Above the lower electrode 20, an upper electrode 35 formed in the same process as that of a control gate electrode 75 is disposed via an insulation film 80 formed in the same process as that of an intergate insulation film 55 in the memory cell section.例文帳に追加

下部電極２０上には、メモリセル部でのゲート間絶縁膜７０と同一工程で形成された絶縁膜７０を介して、制御ゲート電極７５と同一工程で形成される上部電極３５が設けられている。 - 特許庁

To provide a semiconductor device in which oxide films each having a uniform and optimum film thickness are formed on an interface between a lower-layer electrode and an upper-layer electrode of a memory cell, and an interface between a substrate and a diode electrode of a protective diode.例文帳に追加

メモリセルにおける下層電極と上層電極との界面及び保護ダイオードにおける基板とダイオード電極との界面に、均一で且つ最適な膜厚の酸化膜が形成された半導体装置を実現できるようにする。 - 特許庁

Respective pixels P_ji include a light transmission element 22 where the transmittable light amount varies according to a potential difference between a first electrode 20 and a second electrode 24 and a memory circuit 25 for storing the potential in the first electrode 20.例文帳に追加

各画素Ｐ_ｊｉは、第１の電極２０と第２の電極２４との間の電位差に応じて透過可能な光量が変化する光透過素子２２と、第１の電極２０にある電位を記憶しておくメモリ回路２５とを有する。 - 特許庁

This memory has a capacitor 18 that comprises a lower electrode 17, a ferroelectric film 14 formed on the top surface of the lower electrode 17, and an upper electrode 15 consisting of a conductive film formed on the top surface of the ferroelectric film 14.例文帳に追加

下部電極１７と、下部電極１７の上面に形成された強誘電体膜１４と、強誘電体膜１４の上面に形成された導電性膜からなる上部電極１５とからなるキャパシタ１８を有する。 - 特許庁

When the scanning electrode line 7 is selected and a voltage rises to a high level, the thin-film transistor 17 is turned on, and a current signal flowing to the signal electrode 9 with this timing flows through the image memory element 1 to a reference electrode line 15.例文帳に追加

走査電極線７が選択されて電圧がハイレベルとなると、薄膜トランジスタ１７がオンし、このタイミングで信号電極９に流れている電流信号が画像メモリ素子１を通って基準電極線１５に流れる。 - 特許庁

A memory cell MC is provided with a floating gate electrode 15a, a first inter-gate insulation film 16a arranged on the floating gate electrode 15a, and a control gate electrode 17a arranged on the first inter-gate insulation film 16a.例文帳に追加

メモリセルＭＣは、フローティングゲート電極１５ａと、フローティングゲート電極１５ａ上に配置される第１ゲート間絶縁膜１６ａと、第１ゲート間絶縁膜１６ａ上に配置されるコントロールゲート電極１７ａとを有する。 - 特許庁

The nonvolatile memory is provided with a first electrode, a second electrode, and an extremely thin internal electrode layer which is composed of an oxide etc., and characterized by the progressive resistance change corresponding to the programmed stress of a relatively low voltage between the first and the second electrodes.例文帳に追加

第1の電極、第2の電極、及びこれらの電極間において、比較的低電圧のプログラム応力に応じた進行的な抵抗変化によって特徴づけられる、極薄酸化物などの内部電極層を具える。 - 特許庁

Before the first write-in operation, a high resistance layer 19 is formed at an interface of the memory layer 17 with the lower electrode 14 by applying initialization pulse voltage to the upper electrode 18 and the lower electrode 14.例文帳に追加

初回の書込み動作の前に、上部電極１８および下部電極１４に対して初期化パルス電圧が印加されることにより、記憶層１７の下部電極１４との界面に高抵抗層１９が設けられている。 - 特許庁

If the constitution is made so that the upper electrode 42 covers the upper surface and the side face of the lower electrode 40, lateral capacitive coupling of the lower electrode 40 serving as a memory node is reduced, and misoperations caused by variation in the potential is prevented.例文帳に追加

上部電極４２を下部電極４０の上面と側面を覆う構成とすると、記憶ノードとなる下部電極４０の横方向の容量結合が逓減され電位変動が原因の誤動作が起こりにくくなる。 - 特許庁

The capacitative element includes: a lower electrode formed of a silicon film of the same layer as the control gate electrode CG; a capacitative insulator film formed of the insulator film of the same layer as the insulator film 5; and an upper electrode formed of the silicon film of the same layer as the memory gate electrode MG.例文帳に追加

容量素子は、制御ゲート電極ＣＧと同層のシリコン膜で形成された下部電極と、絶縁膜５と同層の絶縁膜で形成された容量絶縁膜と、メモリゲート電極ＭＧと同層のシリコン膜で形成された上部電極とを有している。 - 特許庁

A memory device comprises a substrate 100, a first electrode 110 which is extended vertically for the substrate 100, and a second electrode 120 which is extended vertically for the substrate 100 and is separated from the first electrode 110 with an electrode gap.例文帳に追加

メモリ素子は、基板１００と、基板１００に対して垂直方向に延長される第１電極１１０と、基板１００に対して垂直する方向に延長され、電極のギャップによって第１電極１１０と互いに離隔するように配置される第２電極１２０と有する。 - 特許庁

A memory element 10 has at least an electrode 2a and an electrode 2b arranged on a substrate 1, and has a nanowire structure 3, having a shell layer of a p-type semiconductor formed on an inorganic oxide nanowire of MgO etc., formed between the electrode 2a and electrode 2b.例文帳に追加

メモリ素子１０は、基板１上に少なくとも電極２ａおよび電極２ｂが配置されており、電極２ａおよび電極２ｂの間に、ＭｇＯなどの無機酸化物ナノワイヤにｐ型半導体であるシェル層が形成されたナノワイヤ構造体３が形成されている。 - 特許庁

To provide a non-volatile semiconductor storage device which reduces the height of a floating gate electrode, facilitating the formation of a control gate electrode, makes the coupling ratio of the floating gate electrode increased, and the control gate electrode and reducing interference effect between memory cell transistors.例文帳に追加

浮遊ゲート電極の高さを低くして制御ゲート電極の形成を容易にしつつ、浮遊ゲート電極と制御ゲート電極とのカップリング比を増加させるとともにメモリセルトランジスタ間の干渉効果を低減することが可能な不揮発性半導体記憶装置を提供する。 - 特許庁

A driving electrode 3 is arranged between a display medium layer 7 which has display memory property and a variable resistance layer 6 which varies in resistance value by light irradiation, and a reset electrode 4 and a connection electrode 4c for each pixel are arranged with the driving electrode 3 interposed between voltage division control layers 5.例文帳に追加

表示メモリ性のある表示媒体層７と、光照射によって抵抗値が変化する可変抵抗層６との間に駆動電極３を配置し、駆動電極３を分圧制御層５で挟んで画素ごとの解除電極４と接続電極４ｃとを配置する。 - 特許庁

To provide an electrode structure applicable to a phase change memory for decreasing an operating power and an operating current, and decreasing a contact area between an electrode and a phase change layer.例文帳に追加

動作電力および動作電流を低減するために、電極と相変化層との間の接触面積を低減するため、相変化メモリに適用可能な電極構造の提供。 - 特許庁

An insulating film 51 is prepared on the upper parts of the control gate electrode CG and the memory gate electrode MG, which is formed by oxidizing a silicide film 15 and the silicide film 15's surface.例文帳に追加

コントロールゲート電極ＣＧおよびメモリゲート電極ＭＧの上部には、シリサイド膜１５およびシリサイド膜１５の表面の酸化によって形成された絶縁膜５１が設けられている。 - 特許庁

A silicide film 15 and an insulating film 51 formed by oxidizing a surface of the silicide film 15, are provided over the control gate electrode CG and memory gate electrode MG.例文帳に追加

コントロールゲート電極ＣＧおよびメモリゲート電極ＭＧの上部には、シリサイド膜１５およびシリサイド膜１５の表面の酸化によって形成された絶縁膜５１が設けられている。 - 特許庁

The ferroelectric capacitor 50 provided in the semiconductor memory device 70 includes a lower electrode film 14, a ferroelectric material film 15 and an upper electrode film 16 which are laminated.例文帳に追加

半導体記憶装置７０に設けられる強誘電体キャパシタ５０は、積層形成される下部電極膜１４、強誘電体膜１５、及び上部電極膜１６から構成される。 - 特許庁

Each of the resistive elements RM1 and RM2 is constituted of a plug 23 (lower electrode) and an adhesive layer 24, a memory layer 25, and an upper electrode 26 stacked on it.例文帳に追加

抵抗素子ＲＭ１、ＲＭ２のそれぞれは、プラグ２３（下部電極）と、その上部に積層された接着層２４、記憶層２５および上部電極２６によって構成されている。 - 特許庁

Among the insulator films 5, a portion between a side face of the control gate electrode CG and a side face of the memory gate electrode MG comprises a silicon oxide film 6a, and does not have the silicon nitride film 10a.例文帳に追加

絶縁膜５のうち、制御ゲート電極ＣＧの側面とメモリゲート電極ＭＧの側面との間の部分は、酸化シリコン膜６ａからなり、窒化シリコン膜１０ａを有していない。 - 特許庁

In the Fig. 1, an output of an operation amplifier 103 is connected to a control gate of a memory transistor 101, and a constant current source 102 is connected to a drain electrode, and the source electrode is grounded.例文帳に追加

図１において、メモリトランジスタ１０１のコントロールゲートにはオペアンプ１０３の出力が、ドレイン電極には定電流源１０２が接続されており、ソース電極は接地されている。 - 特許庁

The invention relates to a method for manufacturing a ferroelectric memory device by forming a conductive underlying layer above a substrate, and then laminating a first electrode, a ferroelecric layer and a second electrode on the underlying layer.例文帳に追加

基板の上方に導電性の下地層を形成し、下地層上に第１電極、強誘電体層、第２電極を積層する強誘電体メモリ装置の製造方法である。 - 特許庁

After the gate electrode is formed in the low withstand voltage MISFET formation region and the high withstand voltage MISFET formation region, the gate electrode is formed in a memory cell formation region.例文帳に追加

そして、低耐圧ＭＩＳＦＥＴ形成領域および高耐圧ＭＩＳＦＥＴ形成領域にゲート電極を形成した後、メモリセル形成領域にゲート電極を形成する。 - 特許庁

The phase-change memory cell 200a includes a first electrode 202, a dielectric material layer 204, a spacer material layer 206, a phase-change layer 208, and a second electrode 210.例文帳に追加

相変化メモリセル２００ａは、第１の電極２０２、誘電体材料層２０４、スペーサ材料層２０６、相変化材料層２０８、および第２の電極２１０を有している。 - 特許庁

To the second gate electrode material film 9c in a memory cell region, the second gate electrode material film 9c in an NMOS region and the surface of the semiconductor substrate 3, N-type impurities are doped.例文帳に追加

メモリセル領域の第２ゲート電極材膜９ｃとＮＭＯＳ領域の第２ゲート電極材膜９ｃ及び前記半導体基板３の表面とにＮ型の不純物を注入する。 - 特許庁

The memory circuit 23 is operated by the signal inputted earlier out of the signal inputted from the first electrode pad 21 and the second electrode pad 22.例文帳に追加

メモリ回路２３は、第１電極パッド２１から入力される信号と、第２電極パッド２２から入力される信号と、のいずれか早く入力される信号により動作する。 - 特許庁

The sidewall insulating film 13c is formed in the same process as sidewall insulating films 13a, 13b formed on the sides of the memory gate electrode MG and the control gate electrode CG.例文帳に追加

側壁絶縁膜１３ｃは、メモリゲート電極ＭＧおよび制御ゲート電極ＣＧの側壁上に形成された側壁絶縁膜１３ａ，１３ｂと同工程で形成されている。 - 特許庁

An organic memory device 100 includes an organic active layer 20 containing an iridium organometallic compound and a conductive polymer between a first electrode 10 and a second electrode 30.例文帳に追加

第１電極１０と第２電極３０との間にイリジウム有機金属化合物及び伝導性高分子を含む有機活性層２０を含んで有機メモリ素子１００を構成する。 - 特許庁

The memory is provided with a stopper layer flat part that contacts the magnetoresistance effect element and a side face of the upper electrode, and whose upper face is at a height substantially identical to an upper face of the upper electrode.例文帳に追加

前記磁気抵抗効果素子、前記上部電極の側面に接し、上面が前記上部電極の上面と実質的に同一の高さであるストッパ層平坦部が設けられる。 - 特許庁