「memory-array」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

The flash memory cell array 101 has two or more memory elements having control gates and floating gates.例文帳に追加

フラッシュメモリセルアレイ１０１は、制御ゲート及び浮遊ゲートを有する記憶素子を複数備える。 - 特許庁

To make uniform the dimensions, shapes, and structures of MTJ memory cells arranged in an MTJ memory cell array.例文帳に追加

メモリセルアレイ内に配置されるＭＴＪメモリセルの寸法、形状および構造をメ均一化する。 - 特許庁

The memory block MB includes a memory cell array MA, and a low address decoder RD for selecting a word line.例文帳に追加

メモリブロックＭＢは、メモリセルアレイＭＡと、ワード線の選択を行うローアドレスデコーダＲＤを含む。 - 特許庁

The memory device includes a reference cell array and a plurality of banks each of which includes a memory cell.例文帳に追加

本発明によるメモリ装置は、基準セルアレイと各々がメモリセルを含む複数個のバンクを含む。 - 特許庁

The ferroelectric memory device 1000 has a memory cell array 200 and a peripheral circuit section 100.例文帳に追加

強誘電体メモリ装置１０００は、メモリセルアレイ２００と周辺回路部１００とを有する。 - 特許庁

The nonvolatile semiconductor memory device provided with a memory cell array 1 and a X decoding part 30 is used.例文帳に追加

メモリセルアレイ１と、Ｘデコード部３０とを具備する不揮発性半導体記憶装置を用いる。 - 特許庁

A sense amplifier unit 3a detects data read from a selected memory cell MC of the memory cell array.例文帳に追加

センスアンプユニット３ａは、メモリセルアレイの選択されたメモリセルＭＣから読み出されたデータを検知する。 - 特許庁

NONVOLATILE MEMORY ELEMENT HAVING ONE RESISTOR AND ONE DIODE, AND NONVOLATILE MEMORY ELEMENT ARRAY例文帳に追加

一つの抵抗体及び一つのダイオードを有する不揮発性メモリ素子及び不揮発性メモリ素子アレイ - 特許庁

A memory device includes an array of dielectric charge trapping structure memory cells including word lines and bit lines.例文帳に追加

メモリデバイスは、ワードライン及びビットラインを含む誘電体電荷トラップ構造メモリセルのアレイを含む。 - 特許庁

The nonvolatile semiconductor memory device is constituted of a memory cell array and an operation control circuit.例文帳に追加

不揮発性半導体記憶装置は、メモリセルアレイおよび動作制御回路を備えて構成される。 - 特許庁

The flash memory device includes a memory cell array, a precharge voltage generator, and a plurality of page buffers.例文帳に追加

フラッシュメモリ装置は、メモリセルアレイと、プリチャージ電圧発生器と、複数のページバッファとを備えてなる。 - 特許庁

Data is read out from all the memory cells MC of the memory cell array 1 via a read/write circuit 7.例文帳に追加

リード／ライト回路７を介してメモリセルアレイ１の全てのメモリセルＭＣからデータが読み出される。 - 特許庁

A magnetic random access memory (MRAM) (100) includes an array of magnetic memory cells (102) arranged on intersection grids (104, 106, 108).例文帳に追加

磁気ランダムアクセスメモリ(MRAM)(100)は、交点グリッド(104,106,108)上に配列された磁気メモリセル(102)のアレイを含む。 - 特許庁

METHOD AND DEVICE FOR SHARING REDUNDANCY CIRCUIT BETWEEN MEMORY ARRAY WITHIN SEMICONDUCTOR MEMORY DEVICE例文帳に追加

半導体メモリデバイス内のメモリアレイ間で冗長回路を共有するための方法及び装置 - 特許庁

A row decoder section 21 is provided adjacent to the memory array cell 11 in the semiconductor memory.例文帳に追加

また、半導体記憶装置には、メモリセルアレイ１１に隣接してロウデコーダ部２１が設けられている。 - 特許庁

The memory cell array comprises a plurality of memory blocks 100-2, 101-2, 102-3, 103-2.例文帳に追加

上記メモリセルアレイは、複数のメモリブロック（１００−２，１０１−２，１０２−３，１０３−２）を含む。 - 特許庁

MEMORY CELL ARRAY COMPRISING FERROELECTRIC CAPACITOR, MANUFACTURING METHOD THEREOF, AND FERROELECTRICS MEMORY DEVICE例文帳に追加

強誘電体キャパシタを有するメモリセルアレイおよびその製造方法並びに強誘電体メモリ装置 - 特許庁

A main memory cell array 6 is constituted of a plurality of main memory cells for recording an input information.例文帳に追加

主メモリセルアレイ６は入力された情報を記録する複数の主メモリセルで構成される。 - 特許庁

In a memory device, a memory array 10 having a plurality of memory cells 11 and a reading circuit 20 for determining the status of the memory cell 11 as a reading target.例文帳に追加

メモリセル１１を複数備えたメモリアレイ１０と、読み出し対象のメモリセル１１の状態を判別する読み出し回路２０を設ける。 - 特許庁

A computer array (102), a memory array (103), a data transfer circuit (108) and a switch circuit (104) are provided.例文帳に追加

演算器アレイ（１０２）と、メモリアレイ（１０３）と、データ転送回路（１０８）と、スイッチ回路（１０４）とを設ける。 - 特許庁

A data storage device is provided with an array 165 of resistive memory cells 170, 173, 175, 177, and a circuit connected electrically to the array 165.例文帳に追加

データ記憶デバイスは、抵抗性メモリセル(170,173,175,177)のアレイ(165)と、アレイ(165)に電気的に接続される回路を備える。 - 特許庁

MEMORY DEVICE HAVING BIT LINE EQUALIZER IN CELL ARRAY, AND METHOD FOR ARRANGING BIT LINE EQUALIZER IN CELL ARRAY例文帳に追加

セルアレイにビットライン均等化部を備えたメモリ装置及びビットライン均等化部をセルアレイに配置する方法 - 特許庁

Ferroelectric cells are arranged in an array type in the plurality of memory cell arrays and the RD cell array.例文帳に追加

上記複数のメモリセルアレイとＲＤセルアレイには強誘電体セルがアレイ状に配置されている。 - 特許庁

A magnetic random access memory (MRAM) includes an array (12) of cells (14), and a plurality of first conductors on a first side of the array (12).例文帳に追加

磁気ランダムアクセスメモリ(MRAM)デバイスは、セル(14)のアレイ(12)と、アレイ(12)の第1の側に複数の第1の導体とを含む。 - 特許庁

This memory has a memory cell array 20 consisting of plural memory cells 21, word lines 12 having the same number as the number of rows of the memory cells 21 are connected respectively to gates of the memory cells 21.例文帳に追加

複数個のメモリセル２１からなるメモリセルアレイ２０を有し、メモリセル２１の行数と同数のワード線１２がメモリセル２１のゲートに夫々接続されている。 - 特許庁

By a bit line switch, a plurality of bit lines connected to memory cells of each memory cell array area are connected to a shared bit line formed in the memory cell array area.例文帳に追加

ビット線スイッチは、各メモリセルアレイ領域のメモリセルにそれぞれ接続される複数のビット線を、メモリセルアレイ領域に形成された共有ビット線にそれぞれ接続する。 - 特許庁

A memory call control part 5 includes a memory cell array, where the magnified/reduced image data is stored, and controls that the magnified/reduced image data is stored into the memory cell array.例文帳に追加

メモリセル制御部５は、拡大／縮小後の画像データが格納されるメモリセルアレイを含み、当該メモリセルアレイへの拡大／縮小後の画像データの格納を制御する。 - 特許庁

A memory array including memory mats 10 to 60 is allocated in a U shape, and a logic circuit 92 and analog circuit 91 are arranged in a space area in which the memory array is not allocated.例文帳に追加

メモリマット１０〜６０を含むメモリアレイをコの字型に配置し、メモリアレイが配置されていない空き領域にロジック回路９２およびアナログ回路９１を配置している。 - 特許庁

To provide a safety function for handling errors in writing information to a memory array of a memory device and/or reading information from the memory array, at no extra cost.例文帳に追加

メモリデバイスのメモリアレイに情報を書き出す処理、及び／またはメモリアレイから情報を読み取る処理のエラーに対応する安全機能を余剰コストをかけずに備える。 - 特許庁

The semiconductor memory device for accessing the designated memory cell MC of a memory cell array 1 is provided with: a dummy row array 4, a dummy word line 5; and a timing controller 16.例文帳に追加

メモリセルアレイ１中の指定のメモリセルＭＣにアクセス可能な半導体装置において、ダミーロウアレイ４、ダミーワード線５、およびタイミングコントローラ１６などを備えている。 - 特許庁

The cache holding mechanism of a memory is mechanism having a temporary storage section 21 which can hold one part of stored information of a memory cell array as a sub-set with a memory cell array 20.例文帳に追加

メモリのキャッシュ保持機構は、メモリセルアレイ（２０）と共に、メモリセルアレイの記憶情報の一部をサブセットとして保有可能な一時記憶部（２１）を有する構成である。 - 特許庁

FLOATING GATE HAVING BURIED BIT LINE AND RAISED SOURCE LINE, SELF-ALIGNMENT METHOD FOR FORMING SEMICONDUCTOR MEMORY ARRAY OF MEMORY CELL, AND MEMORY ARRAY FORMED BY THAT METHOD例文帳に追加

埋め込みビット線および上昇されたソース線を持つ浮遊ゲート・メモリセルの半導体メモリ配列を形成するセルフアライメント方法及びその方法により製造されたメモリ配列 - 特許庁

The nonvolatile memory device has a nonvolatile memory array in which a plurality of nonvolatile memory cells are arranged in a array state, a voltage generating circuit, and an input/output terminal.例文帳に追加

複数の不揮発性メモリセルがアレイ状に配置される不揮発性メモリアレイと、電圧発生回路と、入出力端子とを有する不揮発性記憶装置である。 - 特許庁

The memory 1 is provided with a memory array 10, an address conversion table 20 and a CAS buffer 30 and the memory array 10 is divided into plural pages 11 each of which consists of several tens kilobytes to several hundreds kilobytes.例文帳に追加

メモリ１に、メモリアレイ１０、アドレス変換テーブル２０、ＣＡＳバッファ３０を設け、メモリアレイ１０を数十キロバイトから数百キロバイトのページ１１に分割する。 - 特許庁

To provide a semiconductor memory device provided with a plurality of ports, which reduces a clock cycle required for data transfer between a common memory cell array and an exclusive memory cell array.例文帳に追加

共有メモリセルアレイと専用メモリセルアレイとの間のデータ転送に要するクロックサイクルを削減することのできる複数のポートを備える半導体記憶装置を提供する。 - 特許庁

To provide a semiconductor memory in which data can be read continuously from a memory cell array or data can be written in the memory cell array even when addresses are discontinuous.例文帳に追加

アドレスが不連続の場合であっても、連続的に、メモリセルアレイからのデータの読み出し、あるいは、メモリセルアレイへのデータの書き込みが可能な半導体メモリを提供する。 - 特許庁

SELF-ALIGNING METHOD FOR FORMING SEMICONDUCTOR MEMORY ARRAY OF FLOATING GATE MEMORY CELL HAVING VERTICAL CONTROL GATE SIDEWALL AND INSULATION SPACER, AND MEMORY ARRAY FORMED BY THE METHOD例文帳に追加

垂直制御ゲート側壁及び絶縁スペーサを有する浮動ゲートメモリセルの半導体メモリ配列を形成する自己整合方法とこれにより製造されたメモリ配列 - 特許庁

Even when an interface of a controller accesses the semiconductor memory is different from an interface for accessing the memory cell array, the controller can access the memory cell array.例文帳に追加

フィールドプログラマブル部により、半導体メモリをアクセスするコントローラのインタフェースが、メモリセルアレイをアクセスするためのインタフェースと異なる場合にも、コントローラはメモリセルアレイをアクセスできる。 - 特許庁

This memory device 600 is provided with a memory cell array 602 and local sense amplifiers 611-618 for receiving pre-fetched data bits from the memory cell array 602.例文帳に追加

本発明のメモリ装置６００はメモリセルアレイ６０２を備え、メモリセルアレイ６０２からプリフェッチされたデータビットを受信するためのローカルセンスアンプ６１１〜６１８を備える。 - 特許庁

This semiconductor integrated circuit is provided with a memory array, an input circuit and an output circuit for performing writing data in the memory array and reading out data from the memory array, and a package incorporating the memory array, the input circuit, and the output circuit and comprising 100 pins.例文帳に追加

本発明の実施の形態による半導体集積回路は、メモリアレイ、メモリアレイへのデータの書込みおよびメモリアレイからのデータの読出しを行なうための入力回路、出力回路、ならびにメモリアレイ、入力回路および出力回路を内包する１００個のピンを含むパッケージとを備える。 - 特許庁

The memory controller includes an external bus interface coupled to an external bus to communicate read and write instructions with an external device, a memory array interface coupled to a memory array to perform reads and writes on a memory array, and an overwrite module to write a desired value to a desired address of the memory array.例文帳に追加

メモリコントローラは、外部装置と読み取り及び書き込みインストラクションを通信するために外部バスに結合された外部バスインターフェイスと、メモリアレイにおいて読み取り及び書き込みを遂行するためにメモリアレイに結合されたメモリアレイインターフェイスと、メモリアレイの希望のアドレスに希望の値を書き込むためのオーバーライトモジュールとを備えている。 - 特許庁

The semiconductor storage apparatus includes a flash memory array 118, which includes a plurality of nonvolatile memory elements which need to be erased before writing, and a ferroelectric memory array 113 including a plurality of nonvolatile memory elements which can be overwritten.例文帳に追加

書き込み前に消去が必要な複数の不揮発性メモリ素子からなるフラッシュメモリアレイ１１８と、上書き可能な複数の不揮発性メモリ素子からなる強誘電体メモリアレイ１１３とを設ける。 - 特許庁

Since each of the nonvolatile memory elements in the memory cell array 102 has memory-function films on both sides of a gate electrode, the gate insulating film can be thin for the miniaturization to shrink the circuit area of the memory cell array 102.例文帳に追加

メモリセルアレイ１０２の不揮発性メモリ素子は、ゲート電極の両側にメモリ機能膜を有するので、ゲート絶縁膜を薄くして微細化を行なって、メモリセルアレイ１０２の回路面積を縮小できる。 - 特許庁

At the last, when a memory cell in the memory array is defective as a result of the discrimination process in a replacement process S 60, it is replaced by a nondefective redundant memory cell in the redundant memory array.例文帳に追加

最後に、置換工程Ｓ６０において、判定工程の判定結果により、メモリアレイ中のメモリセルが不良品のときには、冗長メモリアレイ中の良品の冗長メモリセルに置き換える。 - 特許庁

Each DRAM 10 comprises a memory cell array 50, saving address register 12, 14 for storing the defective address information, and a redundant memory cell 11 to be substituted for a defective memory cell in the memory cell array 50.例文帳に追加

ＤＲＡＭ１０は、メモリセルアレイ５０と、不良アドレス情報を格納するための救済アドレスレジスタ１２、１４と、メモリセルアレイ５０の欠陥があるメモリセルに対して代替される冗長メモリセル１１と、を有する。 - 特許庁