1153万例文収録!

「multi-programming」に関連した英語例文の一覧と使い方 - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > multi-programmingの意味・解説 > multi-programmingに関連した英語例文

セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

multi-programmingの部分一致の例文一覧と使い方

該当件数 : 43



例文

MULTI-BIT FLASH MEMORY DEVICE AND ITS PROGRAMMING METHOD例文帳に追加

マルチ−ビットフラッシュメモリー装置とそのプログラム方法 - 特許庁

METHOD AND DEVICE FOR MULTI-LEVEL PROGRAMMING OF MEMORY CELL例文帳に追加

メモリセルのマルチレベルプログラミングのための方法及び装置 - 特許庁

Consequently, the multi-bit programming operation can be performed.例文帳に追加

本発明によれば、マルチビットプログラム動作を実行することができる。 - 特許庁

PROGRAMMING METHOD FOR MULTI-LEVEL NON-VOLATILE MEMORY BY CONTROL OF GATE VOLTAGE例文帳に追加

ゲート電圧の制御よるマルチレベル不揮発性メモリのプログラミング方法 - 特許庁

例文

At the time of programming operation, multi-level data can be programmed in the memory cells by performing the programming operation twice.例文帳に追加

本発明によると、プログラム動作時2回のプログラム動作によりマルチレベルを有するデータをメモリセルにプログラムできる。 - 特許庁


例文

MULTI-TIME PROGRAMMABLE SEMICONDUCTOR MEMORY DEVICE, AND MULTI-TIME PROGRAMMING METHOD OF THE SAME例文帳に追加

マルチタイムプログラマブル半導体メモリ装置及びマルチタイムプログラマブル半導体メモリ装置のマルチタイムプログラミング方法 - 特許庁

To provide a method for programming a multi-bit non-volatile memory device.例文帳に追加

マルチ-ビット不揮発性メモリー装置をプログラムする方法が提供されている。 - 特許庁

To provide a recompression technology adapted to the multi-channel programming of digital broadcast.例文帳に追加

デジタル放送のまだら編成に対処可能な再圧縮技術を提供する。 - 特許庁

FLASH MEMORY DEVICE HAVING MULTI-LEVEL CELL AND ITS READING METHOD AND PROGRAMMING METHOD例文帳に追加

マルチレベルセルを有するフラッシュメモリ装置とその読み出し方法及びプログラム方法 - 特許庁

例文

To distinct different program states in an adequate time duration in multi-level programming.例文帳に追加

マルチレベルプログラミングにおいて、適度な時間内に異なるプログラム状態を区別すること。 - 特許庁

例文

MANUFACTURE OF DUAL BIT MULTI-LEVEL BALLISTIC MONOS MEMORY, PROGRAMMING, AND OPERATION PROCESS例文帳に追加

デュアルビット多準位バリスティックMONOSメモリの製造、プログラミング、および動作のプロセス - 特許庁

To provide a read-out buffer circuit having simple constitution and a program circuit being suitable for programming multi-valued data, in a multi- valued recording non-volatile memory.例文帳に追加

多値記録不揮発性メモリにおける簡単な構成の読出しバッファ回路で、且つ、多値をプログラムするに好適なプログラム回路。 - 特許庁

The duplication is performed in a manner that for multi-state memory system employing a two-pass programming technique for successively programming the multi-bits of the same set of memory cells, any programming error in the second pass will not corrupt the data established by the first pass.例文帳に追加

メモリセルの同一のセットのマルチビットを順次にプログラムするための2パスプログラミング手法を使用する多状態メモリシステムについて、第1のパスによって確立されたデータが第2のパスにおけるいかなるプログラミングエラーによっても破損されないように、複製が行われる。 - 特許庁

This module provides the basic infrastructure for writing asynchronous socket service clients and servers.There are only two ways to have a program on a single processor do ``more than one thing at a time.'' Multi-threaded programming is the simplest and most popular way to do it, but there is another very different technique, that lets you have nearly all the advantages of multi-threading, without actually using multiple threads. 例文帳に追加

このモジュールは、非同期ソケットサービスのクライアント・サーバを開発するための基盤として使われます。 - Python

To provide a phase change memory allowing for a multi-bit data memory that can repeatedly perform programming with high reliability.例文帳に追加

高い信頼性で繰り返しプログラムできる多ビットデータ記憶が可能な相変化メモリを提供する。 - 特許庁

To provide an apparatus and a programming method for a non-volatile memory cell of a multi-bit magnetic random access memory cell.例文帳に追加

マルチビット磁気ランダムアクセスメモリセルの不揮発性メモリセルのための装置およびプログラム方法を提供する。 - 特許庁

To provide a color conversion system capable of one-dimensionally determining multi-primary color values by utilizing linear programming in a multi-primary color display device.例文帳に追加

多原色カラー表示装置において、線形計画法を利用して多原色値を一元的に決定することができる色変換方式を提供する。 - 特許庁

To provide a color conversion method for uniquely determining multi-primary color values by utilizing linear programming for a multi-primary color display apparatus.例文帳に追加

多原色カラー表示装置において、線形計画法を利用して多原色値を一元的に決定することができる色変換方式を提供する。 - 特許庁

An application 110 includes programs A120 and B140 to be started in parallel with a multi-programming environment.例文帳に追加

アプリケーション110は、マルチプログラミング環境上で並行して起動されるプログラムA120およびB140を含む。 - 特許庁

FLASH MEMORY DEVICE FOR STORING MULTI-BIT AND SINGLE-BIT DATA, METHOD FOR PROGRAMMING THE SAME, AND MEMORY SYSTEM USING THE SAME例文帳に追加

マルチビット及びシングルビット方式でデータを格納するフラッシュメモリ装置及びそのプログラム方法とこれを用いたメモリシステム - 特許庁

To provide a multi-channel flash memory system using a plurality of flash memory chips and having an increased overall bandwidth, and a programming method therefor.例文帳に追加

複数個のフラッシュメモリチップを使用する多チャンネル(multi-channel)方式のフラッシュメモリシステムで、全体帯域幅を向上させるフラッシュメモリシステム及びそのプログラム方法を提供する。 - 特許庁

To provide a programming support device, a programming support program, and a computer readable recording medium for storing the programming support program, which support the extraction of a synchronization failure in a multi-task program created by an event synchronization system.例文帳に追加

イベント同期方式で作成されたマルチタスクプログラムにおける同期不具合の抽出を支援するプログラミング支援装置、プログラミング支援方法、プログラミング支援プログラム、およびプログラミング支援プログラムを格納したコンピュータ読取可能な記録媒体を提供する。 - 特許庁

To provide a programming method of a flash memory cell by which read-out defect caused by over-program can be improved, a threshold voltage target can be set freely at the time of programming of a cell, and which can be used also as a programming method of a multi-level cell, and a programming method of a NAND type flash memory using this.例文帳に追加

オーバプログラムに起因する読出し欠陥を改善することができ、セルのプログラム時にしきい値電圧ターゲットを自由に設定することができ、マルチレベルセルのプログラム方法としても使用可能なフラッシュメモリセルのプログラム方法及びこれを用いたNAND型フラッシュメモリのプログラム方法を提供する。 - 特許庁

An optimization means 15 solves mathematical programming problems prepared by the respective means and obtains the path for multi-spot communication service.例文帳に追加

最適化手段15は上記の各手段によって作成された数理計画問題を解き、多地点間通信サービスのためのパスを得る。 - 特許庁

To provide a programming operation method for a flash memory device, capable of reducing the size of a flash memory device by using a data verification circuit to perform a programming operation of a multi-level cell without a data comparison circuit.例文帳に追加

データ検証回路を用いて、データ比較回路を備えなくてもマルチレベルセルのプログラム動作を実行することにより、フラッシュメモリ装置の大きさを減らすことが可能なフラッシュメモリ装置のプログラム動作方法を提供する。 - 特許庁

In a programming method of a multi-level, each memory region can be programmed by non-binary-number of a level, and integer of bits, for example 5, is stored in an adjacent memory region.例文帳に追加

マルチレベルのプログラミング方法では、各メモリ領域をレベルの非バイナリ数でプログラムでき、ビットの整数例えば5が隣り合うメモリ領域に記憶される。 - 特許庁

To provide a memory device in which the frequency of data writing is restricted to once or the like but multi-time programming (MTP) can be executed exceeding the restricted frequency.例文帳に追加

データ書き換え回数が1回等に制限されたメモリデバイスにおいて、その制限を越えた回数のマルチタイム・プログラミング(MTP)を可能とする。 - 特許庁

In this programming method, a first address for selecting a row of each of the memory blocks is generated in response to a multi-page program operation.例文帳に追加

本発明のプログラム方法によると、マルチページプログラム動作に応答して前記メモリブロックの各々の行を選択するための第1アドレスが生成される。 - 特許庁

Storage of information represented by a multi-bit word in a single non-volatile memory cell is made possible by programming the threshold voltage of the non-volatile memory to a specific threshold level corresponding to the multi-bit word.例文帳に追加

マルチビットワードによって表される情報を1つの非揮発性メモリセルに格納することは、非揮発性メモリの閾値電圧をマルチビットワードに対応する特定の閾値レベルにプログラムすることによって可能になる。 - 特許庁

To provide an apparatus and a method for demarcating memory states of an electrically alterable and non-volatile multi-bit memory cell and a new device, and to provide a method about a programming reference signal.例文帳に追加

本発明は、複数ビットの電気的可変不揮発メモリセルの記憶状態分界およびプログラミング基準信号に関して新規な装置および方法を提供するものである。 - 特許庁

A technique, for translating application programs written using a parallel programming model for execution on the multi-core GPU for execution by the general purpose CPU, is described.例文帳に追加

本発明は、マルチコアGPUで実行するために並列プログラミングモデルを使用して書かれたアプリケーションプログラムを、汎用のCPUにより実行するように変換する技術について述べる。 - 特許庁

To provide a NAND type flash memory device having a multi-plane structure, capable of simultaneously copyback-programming a cell connected to an even bit line and a memory cell connected to an odd bit line within one page.例文帳に追加

一つのページ内のイブンビットラインに接続されたセルとオッドビットラインに連結されたメモリセルとを同時にコピーバックプログラムすることが可能な、マルチプレーン構造を有するNAND型フラッシュメモリ装置の提供。 - 特許庁

To provide a multi-plane type flash memory for improving operation speed and data throughput by simultaneously performing programming and read operations for plural planes in response to a chip enable signal containing plural bits.例文帳に追加

マルチプレーン型フラッシュメモリにおいて、複数のビットを含むチップイネーブル信号によって複数のプレーンのプログラムおよび読出し動作を同時に実行することにより、その動作速度とデータ処理量を増加させる。 - 特許庁

To provide a gate structure of a flash memory cell which has a multi-capacitor structure capable of increasing programming and erasing rates by an increase in the coupling ratio, a method of forming the same, and a method of forming the dielectrics film for the same.例文帳に追加

カップリング比の増加によるプログラム及び消去速度を増加させることができる、マルチキャパシタ構造を有するフラッシュメモリセルのゲート構造とその形成方法及び誘電体膜形成方法を提供すること。 - 特許庁

To provide a semiconductor memory where data are written and read reliably by reliably setting a threshold of a memory cell for multi-valued data to be in a prescribed range desired for programming.例文帳に追加

多値のデータに対してメモリセルの閾値を確実にプログラムの行いたい所定の範囲に設定することができ、データの書き込みおよび読み出しに対する信頼性が高い半導体記憶装置を提供することを目的とする。 - 特許庁

To provide a programming method for a nonvolatile memory device including strings which have memory cells respectively formed vertically on a substrate with multi-layered structure while being respectively formed on intersecting areas of bit lines and string selection lines.例文帳に追加

本発明は、ビットラインとストリング選択ラインとの交差領域に各々形成され、各々が基板上に垂直に多層構造で形成されたメモリセルを有するストリングを含む不揮発性メモリ装置のプログラム方法を提供する。 - 特許庁

To prevent overprogramming and to shorten programming time by selectively adjusting the time for supplying a word line bias voltage based on program cycles being in progress in a program control circuit and method for multi-level cells.例文帳に追加

マルチ-レベルセルのプログラム制御回路及びそのプログラム制御方法において、進行されるプログラムサイクルの回数によりワードラインバイアス電圧の供給時間を選択的に調節し、オーバー-プログラムを防止し、プログラム時間を減少する。 - 特許庁

In programming multi-pages in a flash memory device, a first page group and a second page group are formed with respect to each of at least one memory plane by grouping page buffers such that logical odd bitlines and logical even bitlines correspond to one of the first page group and the second page group, respectively.例文帳に追加

少なくとも一つ以上のメモリプレインのそれぞれに対して、ページバッファをグループ化して論理的奇数ビットラインに対応する第1ページグループ及び論理的偶数ビットラインに対応する第2ページグループを形成する。 - 特許庁

To provide a device and method capable of solving a problem caused when a user wants to use auidovisual programming of a multi-format if data has to be transmitted through a common network or if space, power or other consideration limit the use of various reproducing devices.例文帳に追加

データを共通ネットワークを通じて伝達しなければならない場合、または、空間、電力あるいは他の配慮が多種多様の再生装置の使用を制限する場合に、ユーザがマルチフォーマットのオーディオビジュアルプログラミングを使用したいときに生じる問題を解決できる装置と方法を提供すること。 - 特許庁

In a computer into which a multi-task operating system such as a UNIX is installed, a flow control syntax constituting procedure type high level programming language and a function calling syntax capable of recursive calling are mounted as a shell outside command preserved in a directory with the path of a file system.例文帳に追加

UNIXなどのマルチタスクオペレーティングシステムがインストールされたコンピュータにおいて、手続き型高級プログラミング言語を構成するフロー制御構文、並びに、再帰呼び出し可能な関数呼び出し構文を、ファイルシステムのパスの通ったディレクトリ内に保存されたシェル外部コマンドとして実装する。 - 特許庁

The flash memory device having multi-level cells comprises a memory cell array, a means for previously charging bit lines, a bit line voltage supply circuit for supplying voltage to bit lines, and a 1st to 3rd latch circuits whose functions are mutually different and executes reading operation and programming operation by dividing bits into the LSB and MSM.例文帳に追加

本発明によるマルチレベルセルを有するフラッシュメモリ装置は、メモリセルアレイと、ビットラインをプリチャージする手段と、前記ビットラインに電圧を供給するビットライン電圧供給回路と、互いに機能を異にする第1乃至第3ラッチ回路とを含み、LSBとMSBに分けて読み出し動作及びプログラム動作を実行する。 - 特許庁

The programming operation method for a flash memory device includes: a plurality of multi-level cells connected to a plurality of bit line pairs and a plurality of word lines respectively; and a page buffer circuit including a high-order bit register for storing input data and outputting the input data or inverted input data, and a low-order bit register for receiving the transmission of the input data through the high-order bit register.例文帳に追加

複数のビットライン対と複数のワードラインにそれぞれ連結される複数のマルチレベルセルと、入力データを格納し、前記入力データあるいは反転された入力データを出力する上位ビットレジスタと、前記上位ビットレジスタを介して入力データの伝達を受ける下位ビットレジスタを含むページバッファ回路とを含むフラッシュメモリ装置のプログラム動作方法。 - 特許庁

例文

In the programming method, the memory cells belonging to each layer of a YZ plane are programmed to multi-bit data by a shadow program system and when the memory cell in N-th layer (where N is 1 or constant number larger than 1) of the YZ plane is programmed, remaining memory cells of an XZ plane corresponding to the N-th layer are programmed before memory cells of other layers of the YZ plane are programmed.例文帳に追加

本発明のプログラム方法によると、シャドープログラム方式によってYZ平面の各層に属したメモリセルがマルチビットデータにプログラムされ、YZ平面のN番目の層(ここで、Nは1、またはそれより大きい定数)のメモリセルがプログラムされる場合、YZ平面の他層のメモリセルがプログラムされる前にN番目の層に対応するXZ平面の残りのメモリセルがプログラムされる。 - 特許庁




  
Copyright © Japan Patent office. All Rights Reserved.
  
この対訳コーパスは独立行政法人情報通信研究機構の研究成果であり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。
  
Copyright 2001-2004 Python Software Foundation.All rights reserved.
Copyright 2000 BeOpen.com.All rights reserved.
Copyright 1995-2000 Corporation for National Research Initiatives.All rights reserved.
Copyright 1991-1995 Stichting Mathematisch Centrum.All rights reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2026 GRAS Group, Inc.RSS