「path delay」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A path selection section 106 selects a path from the delay profile.例文帳に追加

パス選択部１０６は、遅延プロファイルよりパスを選択する。 - 特許庁

The detection part 503 detects a critical path (a maximum delay path) which a cumulative delay value becomes maximum.例文帳に追加

検出部５０３では、累積遅延値が最大となるクリティカルパス（最大遅延パス）を検出する。 - 特許庁

DELAY BUDGET ALLOCATION USING PATH TRIMMING例文帳に追加

経路切り取りを用いた遅延許容量割り当て - 特許庁

DELAY PROFILE GENERATING METHOD FOR FOLLOWING PATH STATUS AND PATH SEARCHING APPARATUS例文帳に追加

パスの状態に追従する遅延プロファイル生成方法とパスサーチ装置 - 特許庁

To decrease delay of data in a transmission path.例文帳に追加

伝送路におけるデータの遅延を低減すること。 - 特許庁

To select a path by calculating a propagation delay without considering an actual path length and an actual node delay.例文帳に追加

実際の経路長、ノード遅延を意識することなく伝搬遅延を算出して経路選択を行う。 - 特許庁

Then, the delay element of the first path is fixed and the delay element in the second path is switched to that of the first path for calculating a phase difference between different delay elements in the second path.例文帳に追加

それから、第１経路の遅延素子を固定し、第２経路の遅延素子を第１経路のものに切り替えて、第２経路における異なる遅延素子間の位相誤差を算出する。 - 特許庁

The second divided path propagation delay time T2 is propagation delay time considering the divided path dispersion value γ.例文帳に追加

第２の分割パス伝搬遅延時間Ｔ２は、分割パスばらつき値γを考慮した伝搬遅延時間である。 - 特許庁

A delay profile generating circuit generates a delay profile, from a received signal including a plurality of delay signals and the path detection circuit detects a path from the delay profile.例文帳に追加

遅延プロファイル生成回路は複数の遅延信号を含む受信信号から遅延プロファイルを生成し、パス検出回路は遅延プロファイルからパスを検出する。 - 特許庁

By this means, it is possible to select a path even if the most appropriate path in a delay profile is a path corresponding to a path phase not selected in the composite delay profile.例文帳に追加

これによれば、ある遅延プロファイルにおける最適パスが合成遅延プロファイルにおいて選択されなかったパス位相に対応するパスであっても選択できるようになる。 - 特許庁

Finally, the data of the second divided path propagation delay time T2 calculated for each divided path p are merged to obtain division source path propagation delay time T3 of the division source path P.例文帳に追加

最後に、分割パスｐごとの第２の分割パス伝搬遅延時間Ｔ２をマージすることにより、分割元パスＰの分割元パス伝搬遅延時間Ｔ３を得る。 - 特許庁

To increase success rate of path delay test by enhancing the controllability of path delay test thereby making active a path to be tested stably and surely.例文帳に追加

パス遅延テストの制御性を向上させてテストしたいパスを安定且つ確実にアクティブとして、パス遅延テストの成功率を高くすること。 - 特許庁

The delay time DR of a passage signal is prolonged as the signal delay path 5 ages.例文帳に追加

信号遅延パス５は、劣化するに従って、通過信号の遅延時間ＤＲが長くなる。 - 特許庁

INTEGRATED CIRCUIT WITH BUILT-IN DELAY TEST FACILITATION CIRCUIT AND PATH DELAY TEST METHOD THEREFOR例文帳に追加

ディレイテスト容易化回路を内蔵した集積回路および集積回路のパスディレイテスト方法 - 特許庁

PATH DELAY FAILURE SIMULATOR AND AUTOMATIC TEST PATTERN GENERATING SYSTEM例文帳に追加

パス遅延故障シミュレータおよび自動テストパターン生成装置 - 特許庁

Whether or not the maximum path delay is within a target path delay is decided, and the decision result is output to an output device.例文帳に追加

この最大パスディレイが、目標パスディレイ以内であるか否か判定し、判定結果を出力装置に出力する。 - 特許庁

A phase adjustment signal k results from figuring out an optimal delay in such a way that a delay of a system with a smaller path length is equivalent to the difference between the path lengths and a delay of the other system is nulled.例文帳に追加

位相調整信号ｋは、経路長が小さい系の遅延量は経路長の差に相当する分とし、他方の系の遅延量は０とする。 - 特許庁

The path corresponding to the 1st current delay time data is set as a critical path candidate (S60).例文帳に追加

現在の第１順位の遅延時間Ｔｓ(1) に対応するパスをクリティカルパス候補とする。 - 特許庁

CONGESTION PATH CLASSIFICATION METHOD OF CLASSIFYING CONGESTION PATH FROM PACKET DELAY, MANAGEMENT APPARATUS AND PROGRAM例文帳に追加

パケット遅延から輻輳パスを分類する輻輳パス分類方法、管理装置及びプログラム - 特許庁

A valid path detection unit 16 detects an incoming path exceeding the path level threshold from delay profile and defines the path as a valid path; and when there is no path exceeding the threshold value in the delay profile of a pilot signal, a path, having maximum power in the delay profile, is forcibly set as a valid path.例文帳に追加

有効パス検出部１６は遅延プロファイルの中からパスレベルしきい値を超える到来パスを検出し、そのパスを有効パスとし、パイロット信号の遅延プロファイル中にしきい値を超えるパスが一つもなかった場合、遅延プロファイル中で最大の電力を有するパスを強制的に有効パスとする。 - 特許庁

When a delay time set circuit 44 and the first delay path 16 are supplied with the pulse train, a gate 52 is controlled to start pulse train supply to the second delay path 18 following to the loading of the delay data to the second delay path 18 and then pulse train supply to the first delay path 16 is stopped.例文帳に追加

遅延時間設定回路４４、第１遅延パス１６にパルス列が供給されているときに、第２遅延パス１８に遅延データをロードするのに続いてゲート５２を制御して第２遅延パス１８にパルス列の供給を開始した後、第１遅延パス１６へのパルス列の供給を停止させる制御を行う。 - 特許庁

If no cells having the state dependent delay exist, the 1st current delay time data are displayed as the delay time about a genuine critical path.例文帳に追加

Ｔｔmax ≧Ｔｓ(2) のときはそのクリティカルパス候補を真のクリティカルパスと決定し、最大遅延時間Ｔｔmax を表示する。 - 特許庁

A statistical path delay generation part 3 calculates a circuit parameter of path based on the design circuit information 15 and the path delay information 17, determines a circuit-dependent delay dispersion corresponding thereto from the circuit-dependent delay dispersion correction table 23, and calculates and outputs statistical path delay information 31 based on the circuit-dependent delay dispersion and the corresponding path delay information.例文帳に追加

統計パス遅延生成部３は、前記設計回路情報１５と前記パス遅延情報１７とに基づいてパスの回路パラメータを計算し、これに対応する回路依存遅延ばらつきを前記回路依存遅延ばらつき補正テーブル２３から求め、この回路依存遅延ばらつきと、対応するパスの遅延情報とに基づいて、統計パス遅延情報３１を計算して出力する。 - 特許庁

A malfunction preventing path selection section 113 excludes an area equivalent to a delay wherein the delay spread of the path exceeds the detection window from a path selection area and selects the path from the resulting area.例文帳に追加

誤動作防止パス選択部１１３は、パスの遅延広がりが検出窓を越えた遅延量に相当する領域をパス選択領域から除外してパス選択を行う。 - 特許庁

The relay router R1 adds a delay to each path of the multicast based on the delay information.例文帳に追加

中継ルータＲ１は当該遅延情報に基づいてマルチキャストの各方路に遅延を加える。 - 特許庁

The delay element capable of creating the predetermined delay time is selected from the plurality of delay elements and connected to the path requiring the predetermined delay time.例文帳に追加

所定の遅延時間を必要とする経路に、複数の遅延素子から所定の遅延時間を生成可能な遅延素子を選択して接続する。 - 特許庁

Then, delay increase and a delay value in the real load delay verification of the evaluation target netlist are predicted on the basis of a difference between the delay difficulty of the path in the trial netlist and the delay difficulty of the path in the evaluation target netlist and the delay value in the real load delay verification of the trial netlist.例文帳に追加

そして、試行ネットリストにおけるパスの遅延難易度と評価対象ネットリストにおけるパスの遅延難易度との差分と、および試行ネットリストの実負荷遅延検証での遅延値とに基づいて、評価対象ネットリストの実負荷遅延検証での遅延増加および遅延値を予測する。 - 特許庁

A path arrival detection section 36 detects the path timing and the path arrival direction on the basis of the delay profile of the plurality of beams.例文帳に追加

該複数ビームの遅延プロファイルを基にパス到来検出部３６でパスタイミング及びパス到来方向を検出する。 - 特許庁

A memory 16 stores the level and delay timing of the path qualified as the demodulation path by the path qualification section 82.例文帳に追加

メモリ１６は、パス認定部８２において復調用パスとして認定されたパスのレベルおよび遅延タイミングを格納する。 - 特許庁

At this time, the first analysis part 15 analyzes an activation path from which a measured value of path delay is not obtained using a value of delay corresponding to the maximum frequency measured in a delay test instead of the measured value of the path delay.例文帳に追加

このとき，第１の解析部１５は，パス遅延の実測値が得られない活性化パスについて，パス遅延の実測値の代わりにディレイテストで測定した最大周波数に対応する遅延の値を用いて，解析を行う。 - 特許庁

An echo path propagation delay estimate section 302 calculates an echo path propagation delay amount from a received signal and an echo superimposing signal, and a delay device 303 generates a 2nd reception signal from the echo path propagation delay amount and the received signal.例文帳に追加

エコー経路伝搬遅延推定部３０２は、受話信号及びエコー重畳信号からエコー経路伝搬遅延量を算出し、遅延器３０３は、エコー経路伝搬遅延量と受話信号とから第２の受話信号を生成する。 - 特許庁

Next, a delay element of only a first path of the two paths is switched and the original delay element is used in a second path for calculating a phase difference between different delay elements in the first path.例文帳に追加

次に、２つの経路のうち第１経路のみの遅延素子を切り替え、第２経路については、元の遅延素子を用いて、第１経路における異なる遅延素子間の位相誤差を算出する。 - 特許庁

An upper limit value of path operation delay which will not affect the operation timing of an entire semiconductor integrated circuit is computed as an upper limit path delay from path delay distributions in the semiconductor integrated circuit.例文帳に追加

半導体集積回路内のパスの遅延分布から、半導体集積回路全体の動作タイミングに影響を与えることのないパスの動作遅延の上限値を上限パスディレイとして求める。 - 特許庁

A path delay information generation part 1 performs static timing analysis based on cell delay information 14 and design circuit information 15 to generate path delay information 17.例文帳に追加

パス遅延情報生成部１は、セルの遅延情報１４と設計回路情報１５とに基づいて静的タイミング解析を行ってパス遅延情報１７を生成する。 - 特許庁

A first analysis part 15 acquires a measured value of path delay obtained from a result of a delay test on a circuit to be tested from a path delay information storage part 120.例文帳に追加

第１の解析部１５は，パス遅延情報記憶部１２０から，テスト対象回路に対するディレイテストの結果から得られるパス遅延の実測値を取得する。 - 特許庁

A high-order path detection section 102 detects a high-order path from the delay profile of each cell generated by a delay profile generating section 101.例文帳に追加

上位パス検出部１０２は、遅延プロファイル作成部１０１にて作成された各セルの遅延プロファイルから上位パスを検出する。 - 特許庁

The delay calculation part 11 calculates the maximum value and minimum value of the delay value of a signal propagating through a first path and a second path.例文帳に追加

遅延計算部１１は、第１パス及び第２パスをそれぞれ伝搬する信号の遅延値の最大値及び最小値を計算する。 - 特許庁

TRANSMISSION PATH DISTANCE MEASURING METHOD BY DELAY TIME MEASUREMENT AND ITS DEVICE例文帳に追加

遅延時間測定による伝送路距離測定方法とその装置 - 特許庁

SMALL-DELAY COMMUNICATION PATH CODE FOR CORRECTING BURST OF LOSS PACKET例文帳に追加

損失パケットのバーストを訂正するための低遅延通信路符号 - 特許庁

Then, second divided path propagation delay time T2 is calculated from the divided path dispersion value γ, the correction value β and the first propagation delay time T1 for each divided path p.例文帳に追加

そして、分割パスｐごとの分割パスばらつき値γ、補正値βおよび第１の伝搬遅延時間Ｔ１から第２の分割パス伝搬遅延時間Ｔ２を計算する。 - 特許庁

The delay time of the active system transmission path 131 is calculated from the delay times of the signals R1 and R2.例文帳に追加

信号Ｒ１，Ｒ２の遅延時間から現用系伝送路１３１の遅延時間が算出される。 - 特許庁

A delay profile electric power addition part 8 averages path variation by fading, etc., for the delay profile.例文帳に追加

遅延プロファイル電力加算部８は遅延プロファイルに対してフェージング等によってパス変動を平均化する。 - 特許庁

On the basis of the table, a node (critical path) in which setup delay may fail is extracted, and then a hold restriction contravention path is extracted by using the information of arrival delay from a start point between the sequential circuits and arrival delay from the end point of between the sequential circuits or path restriction delay-arrival delay (S12).例文帳に追加

このテーブルを基に、セットアップ遅延が破綻するノード（クリティカルパス）を抽出し、さらに、順序回路間の始点からの到達遅延と、前記終点からの到達遅延またはパス制約遅延−到達遅延の情報とを用いてホールド制約違反パスを抽出する(Ｓ１２)。 - 特許庁

One path of the interferometer has a longer path length than other path by an equal quantity to a time delay Δt of the photon.例文帳に追加

干渉計の一本の経路は、光子の時間遅延Δｔに等しい量だけ、他の経路よりも長い経路長を有する。 - 特許庁

A valid path is detected on the basis of this delay profile after weighting.例文帳に追加

この重み付け後の遅延プロファイルに基づき有効パスを検出する。 - 特許庁