「path delay」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

In a radio communication apparatus, a delay time measuring unit 115 measures at predetermined time intervals a delay time determined by a time point of a sub carrier first arriving among a plurality of sub carriers and a time point of a sub carrier arriving via a multi-path.例文帳に追加

遅延時間測定部１１５は、複数のサブキャリアのうちの最初に到来したサブキャリアの時点とマルチパスを介して到来したサブキャリアの時点とにより決定される遅延時間を所定時間間隔毎に測定する。 - 特許庁

In this way, delay adjustment is made with an amplitude signal and transmission level information S1 used as reference signals, whereby the path delay difference between the amplitude signal and the phase signal is compensated for, while the increase of the circuit scale is being suppressed.例文帳に追加

これにより、振幅信号、送信レベル情報Ｓ１を参照信号として遅延調整を行うことで、回路規模の増大を抑制しながら、振幅信号と位相信号の経路間遅延差を補償することができる。 - 特許庁

To compensate deterioration in communication quality due to phading and the delay expansion of a propagation path in digital communication and to perform equalization by employing feedback type constitution of a subtractor, a delay element, and a multiplier and subtracting the product of an equalization output value which is one time point precedent and a coefficient from the sample value at the current point of time.例文帳に追加

減算器と遅延素子と乗算器からなる帰還形の構成をとり、当該時点のサンプル値から、１時点前の等化出力値に係数を乗じたものを減算することにより等化を行う。 - 特許庁

To enhance transmission quality by obtaining an accumulated delay time in terms of end-to-end in the case of call connection by a voice gateway that conducts voice transmission on the Internet, so as to select a proper path on the basis of the accumulated delay time.例文帳に追加

インターネット上で音声伝送を行う音声ゲートウェイ装置による呼接続時に、エンド・ツウ・エンドでの累積遅延時間を求め、その累積遅延時間に基づき適切な方路を選択することにより伝送品質の向上をする。 - 特許庁

The optical device (1) is constituted by arranging a group delay generating means (4) for allowing light to generate a large group delay, in an optical path between a light source (2) which emits coherent light and an target irradiation surface (7) to be irradiated with the light.例文帳に追加

コヒーレントな光を射出する光源（２）と光が照射される被照射面（７）との間の光路中に、光に大きな群遅延を発生させる群遅延発生手段（４）を配置して光学装置（１）を構成する。 - 特許庁

Then the difference between the mean autocorrelation function and an autocorrelation function for a received wave received by a specified wave receiver is found and a delay time of a specified reflection path is extracted from a delay time giving a local peak.例文帳に追加

そして、この平均自己相関関数と特定の受波器で受信した受信波に対する自己相関関数との差を求め、ローカルピークを与える遅延時間から、特定の反射経路に対する遅延時間を抽出する。 - 特許庁

To provide an OFDM receiver which can stably receive the modulated signals of an OFDM transmission system, even when a delay signal is transmitted via a multi-pass delay path and also the state of a multi-pass transmission line is changed.例文帳に追加

マルチパス遅延経路を経由する遅延信号が存在し、マルチパス伝送路の状態が変化する場合であってもＯＦＤＭ伝送方式の変調信号を安定受信することができるＯＦＤＭ受信機を提供する。 - 特許庁

A radiowave state detection part 22 has a structure provided with a rake receiver which receives a signal of a code division multiple access system and outputs a delay profile indicating the delay characteristics of the radiowave by a multi-path to a difference decision part 23a.例文帳に追加

電波状態検出部２２は符号分割多元接続方式の信号を受信するレイク受信機を応用した構成であり、マルチパスによる電波の遅延特性を示す遅延プロファイルを差分判定部２３ａに出力する。 - 特許庁

Information of the minimum delay margin Tmgn of a path passing through a trouble assumption portion, a machine cycle MC and a delay defect generation frequency DFG is supplied to find an index linked to quality of the circuit, and the quality of the circuit is determined based thereon.例文帳に追加

故障仮定個所を通るパスの最小遅延マージンＴmgn、マシンサイクルＭＣおよびディレイ欠陥発生頻度ＤＦＧの情報を与えて回路の品質にリンクした指標を求め、該回路の品質判定を行うように構成する。 - 特許庁

When the delay time of the delay part 50 is set larger than c, the end surface echo is zero in the signal obtained by multiplying the signal branched to the path b by the window function W (t), and only the end surface eco is selectively removed.例文帳に追加

遅延部５０の遅延時間をｃよりも大きくしておくと、経路ｂへ分岐された信号と窓関数Ｗ（ｔ）とが乗算されて得られる信号において端面エコーはゼロとなり端面エコーだけが選択的に除去される。 - 特許庁

The generation of delay constraint, the insertion of a scan path, and the extraction of the flip flop as the object of hazard check is performed by using the information of the classified flip flops and the delay constraint program, testing problem and hazard check problem are improved.例文帳に追加

分類されたフリップフロップの情報を用いて、遅延制約の生成し、スキャンパスの挿入、ハザードチェック対象のフリップフロップの抽出を行うことで、遅延制約問題、テスト時の問題、ハザードチェックの問題を改善する。 - 特許庁

Each signal path includes a common part formed by a body-tied logic gate which provides a fixed part of a general delay and a selected part formed by a floating body logic gate which provides a selected part of the general delay.例文帳に追加

各信号路は、総合遅延の固定部分を与えるボディタイド論理ゲートによって形成された共通部分と総合遅延の選択部分を与えるフローティングボディ論理ゲートによって形成された選択部分を含んでいる。 - 特許庁

Thus, the influence of the propagation delay time of the feedback path is reduced to improve the estimation precision of the feedback gain, and even if the transmission delay time varies, the feedback gain can be estimated with high precision while following up the variation.例文帳に追加

よって帰還経路の伝達遅延時間の影響を低減して帰還利得の推定精度を向上することができ、上記伝達遅延時間が変動してもそれに追従して高い精度で帰還利得を推定することができる。 - 特許庁

When a shared path sharing a start point with a first error path and sharing an end point with a second error path exists about the first and second error paths included in an error path wherein the hold time error occurs, the first and second error paths are grouped, and a delay element is inserted with the grouped error paths as a unit such that the setup time error does not occur.例文帳に追加

ホールドタイムエラーが発生しているエラーパスに含まれる第一、第二のエラーパスについて、第一のエラーパスと始点を共有し、第二のエラーパスと終点を共有する共有パスが存在する場合は、第一、第二のエラーパスをグループ化し、グループ化されたエラーパスを単位に、セットアップタイムエラーが生じないように遅延素子を挿入する。 - 特許庁

This device includes an RTL(register transfer level) timing analysis part 102 which analyzes the circuit description of RTL and detects a multi-cycle path candidate whose delay covering its start point through end point exceeds a clock cycle or not and a check part 103 which collates the multi-cycle path candidate with the multi-cycle path/false path that is designated for analyzing the gate level timing.例文帳に追加

ＲＴＬ（レジスタ・トランスファ・レベル）の回路記述を解析して、開始点から終了点までの遅延がクロック周期を越えているマルチサイクルパス候補を検出するＲＴＬタイミング解析部１０２と、マルチサイクルパス候補と、ゲートレベルのタイミング解析のために指定されるマルチサイクルパス指定・フォールスパス指定とを突き合わせて比較するチェック部１０３とを具備する。 - 特許庁

The network device which transmits the transmission data by a redundant hierarchical digital synchronization network by using a virtual concatenation system includes a means for monitoring the differential delay between paths of the transmission data which is divided by the virtual concatenation system, and a means for operating a protection switch in the direction of decreasing the differential delay of the path when the differential delay exceeds the allowable differential delay of the differential delay absorption memory.例文帳に追加

伝送データを、冗長化した階層デジタル同期網によりバーチャルコンカチネーション方式を用いて伝送するネットワーク装置であって、バーチャルコンカチネーション方式により分割された前記伝送データのパス間の遅延差を監視する手段と、前記遅延差が遅延差吸収メモリに許容される遅延差を超える値になった場合に、該当するパスにつき前記遅延差が減少する方向にプロテクションスイッチを動作させる手段とを備える。 - 特許庁

When the point of intersection between a first surface acoustic wave propagation path and a second surface acoustic wave propagation path is touched, first and second delay electric signals appear two times in succession at one terminal among terminals Ux1 to Ux3 and at one terminal among terminals Uy1 to Uy3 respectively.例文帳に追加

第１弾性表面波伝搬路と第２弾性表面波伝搬路の交点を接触すると、端子Ux1〜Ux3の１つと、端子Uy1〜Uy3の１つに第１および第２遅延電気信号がそれぞれ２回連続して現れる。 - 特許庁

To obtain a logic verifying device with a path delay inspecting function added thereto and a logic verifying method for efficiently generating a logic verification pattern only by specifying a critical path found from a timing verification result.例文帳に追加

タイミング検証結果よりわかったクリティカルパスの指定を行うことだけで、論理検証パターンを効率よく作成することのできるパス遅延検査機能付加論理検証装置及び論理検証方法を得ることを目的とする。 - 特許庁

In a process S1, the path delay time of each path existing between two synchronous elements is calculated, and in a process S2, a signal change period and signal change cost are calculated between the two respective synchronous elements where paths exist.例文帳に追加

工程Ｓ１では、２つの同期素子の間に存在する各パスのパス遅延時間を求め、工程Ｓ２では、パスが存在する２つの同期素子の間のそれぞれについて、信号変化期間及び信号変化コストを求める。 - 特許庁

When receiving a SPCH signal, a delay profile is prepared by executing mid-amble correlative arithmetic just at path timing which is estimated when receiving the P-CCPCH signal, saved in the path timing saving device 13 by a mid-amble correlator 1.例文帳に追加

ＤＰＣＨ信号受信時には、ミッドアンブル相関器１で、パスタイミング保存装置１３に保存されているＰ−ＣＣＰＣＨ信号受信時に推定したパスタイミングでのみミッドアンブル相関演算を行って遅延プロファイルを作成する。 - 特許庁

Since the potential of a node B is almost constant with respect to the change of the level of a delay signal Iu and the potential of a node A is also almost constant, because the internal resistance value of the 1st current path is almost equal to the internal resistance value of the 2nd current path.例文帳に追加

第一の電流路の内部抵抗値と第二の電流路の内部抵抗値がほぼ等しいため、ノードＢの電位は遅れ信号Ｉｕのレベルの変化に対してほぼ一定であり、ノードＡの電位もほぼ一定になる。 - 特許庁

This can accurately calculate the delay time of the incoming and outgoing transmission paths even if the transmitting side transmission path is different from the receiving side transmission path to consequently and surely be able to eliminate echoes in the self-station side.例文帳に追加

これにより、仮に、送信側の伝送路と受信側の伝送路に相違があっても、往復の伝送路遅延時間を正確に求めることができるようになり、その結果、自局側でエコーを確実に除去することができる。 - 特許庁

The regression formula generation part 110 generates a regression formula (a regression formula or n (n is an integral number of 2 or more.) dimension regression formula) Fi reproducing a delay of the critical part (the delay value Di of the critical path CPi or a delay value DNi of the critical net CNi) extracted from the extraction part 104 by using a predetermined regression algorithm Am.例文帳に追加

回帰式生成部１１０は、所定の回帰アルゴリズムＡｍを用いて、抽出部１０４により抽出されたクリティカルパートの遅延（クリティカルパスＣＰｉの遅延値Ｄｉ又はクリティカルネットＣＮｉの遅延値ＤＮｉ）を再現する回帰式（回帰式又はｎ（ｎは２以上の整数）次元回帰式）Ｆｉを生成する。 - 特許庁

A delay path region where a gate element lowered in threshold voltage is applied is limited to a range from the maximum delay value 23 (faster than this) before a gate element lowered in threshold voltage is applied to the new maximum delay value 24 (slower than this) when a gate element lowered in threshold voltage is applied.例文帳に追加

低しきい値電圧化したゲート素子を適用する遅延パス領域を、低しきい値電圧化される前の最大遅延値２３から（これより高速で）これに低しきい値電圧化したゲート素子を適用した場合の新たな最大遅延値２４までの（これより遅い）範囲にある遅延パスに限定する。 - 特許庁

By a delay (a'+b'+c'+d' or e') given to the feedback clock signal by an input buffer 112 and a DLL delay circuit 113 installed in a feedback path, a delay (a+b+c+d or e) given to a data strobe signal DSQ inputted to the memory control LSI 1 is compensated.例文帳に追加

引き戻し経路に配設された入力バッファ１１２およびＤＬＬ遅延回路１１３によって引き戻しクロック信号に与えられる遅延（ａ’＋ｂ’＋ｃ’＋ｄ’またはｅ’）により、メモリ制御ＬＳＩ１に入力されるデータストローブ信号ＤＱＳに与えられる遅延（ａ＋ｂ＋ｃ＋ｄまたはｅ）が補償される。 - 特許庁

The number of nodes in plural precise delay routes forming a propagation path of the signals (each of them being connected to mutually difference one of plural coarse delay steps, in the first coarse delay route) is recorded, for the arrival points of time of the successively entering signals at intervals longer than the cycle period of the reference clock signal.例文帳に追加

基準クロック信号の繰返し周期よりも長い間隔で逐次的に入来する信号の到達時点を、それら信号の伝搬路を形成する（第１の粗遅延経路の中の複数の粗遅延段の互いに異なる一つに各々が接続されている）複数の精遅延経路内のノードの数を記録する。 - 特許庁

A response deterioration compensating part 28 calculates a compensation sensor output VLAFC by performing a primary delay compensation calculation and a low path filter calculation by using a calculation expression in which the primary delay time constant T is applied, and outputs a compensation sensor output VLAFC.例文帳に追加

応答劣化補償部２８は、一次遅れ時定数Ｔが適用される演算式を用いた一次遅れ補償演算及びローパスフィルタ演算を行って補償センサ出力ＶＬＡＦＣを算出し、補償センサ出力ＶＬＡＦＣを出力する。 - 特許庁

A constraint condition setting part 2 sets various constraint conditions including a buffer capacity constraint condition for suppressing the sum of buffer capacities required by transfer delay of path to which traffic flow is distributed down to the capacity of a delay difference-absorbing buffer or less.例文帳に追加

制約条件設定部２は、トラヒック流量が配分されるパスの転送遅延により必要となるバッファ容量の総和を遅延差吸収バッファの容量以下とするバッファ容量制約条件を含む各種の制約条件を設定する。 - 特許庁

When verifying a timing between two signals, the delay value of a signal propagating through an object signal path is calculated, and the random variance quantity of the delay value corresponding to the number of stages of a gate circuit comprising signal paths.例文帳に追加

２つの信号間のタイミングを検証するにあたり、対象となる信号経路を伝播する信号の遅延値を求め、遅延値のランダムなばらつき量について、信号経路を構成するゲート回路の段数に応じたランダムばらつき量を求める。 - 特許庁

To provide a sound source device for attaining delay processing in which a signal taken from inside a sound source is delayed in outside and returned to inside the sound source, and which effectively utilizes path delay accompanying signal extraction from the sound source, and signal feedback to the sound source.例文帳に追加

音源内部から取り出した信号を外部で遅延させて再び音源内部に戻したり、音源からの信号抽出および音源への信号帰還に伴う経路遅延を有効活用するディレイ処理を具現する音源装置を実現する。 - 特許庁

To provide a head-separated type TV camera apparatus, a camera control unit and camera head for use in the apparatus capable of achieving a no-adjustment of a circuit to improve clock jitters and compensate phase-delay caused by a phase-delay factor of transmission path, for example, a length of a cable.例文帳に追加

クロックジッタを改善する、伝送路位相遅延要因、例えば、ケーブル長による位相遅延を補償するための回路を無調整化したヘッド分離型のテレビジョンカメラ装置およびそれに用いるカメラ制御ユニットとカメラヘッドを提供する。 - 特許庁

By staging a delay multiplexing/demultiplexing part (101 to 103 and 107 to 110) comprising demultiplexers, a delay path and multiplexers in a receiver (100), the multiplexer (103) just before detectors (104 and 105) multiplexes pulses (120 to 124) more than two pulses.例文帳に追加

受信機（１００）内の分波器と遅延経路と合波器とからなる遅延合分波部（１０１〜１０３，１０７〜１１０）を多段化することで、検出器（１０４，１０５）の直前の合波器（１０３）で２パルスよりも多くのパルス（１２０〜１２４）を合波する。 - 特許庁

To solve the problem in which: to guarantee the delay of an End-to-End path which increases with the increase in traffic on the network as the number of paths set to the network increases, the recalculation of the delay is necessary when the number of set paths increases.例文帳に追加

ネットワークに設定するパス数が増えるに従って、ネットワークに流れるトラフィック量が増えてパスのEnd-to-Endでの遅延が増加するため、遅延を保証する為には、設定されているパス数が増えた際に遅延の再計算が必要になる。 - 特許庁

To provide a register circuit decreasing a path delay between registers wherein a control signal en is propagated in comparison with that of a conventional clock gating using gated cells.例文帳に追加

従来のゲーティッドセルを用いたクロックゲーティングに比べて、制御信号ｅｎが伝播されるレジスタ間のパス遅延を縮小することができるレジスタ回路を提供する。 - 特許庁

To provide a delay wave canceler capable of stably operating even when it is continuously driven for a long period under an environment in which the propagation characteristic of a propagation path is sharply varied.例文帳に追加

伝搬路の伝搬特性が大きく変動している環境下にて、長期間連続動作させても安定的に動作し得る遅延波キャンセラを提供する。 - 特許庁

A detection control part 15b controls a peak detection part 14 so as to detect a path candidate as to the delay profile having been corrected by the correction part 15a.例文帳に追加

検出制御部１５ｂは、補正部１５ａにより補正された後の遅延プロファイルを対象としてパス候補の検出を行うようピーク検出部１４を制御する。 - 特許庁

Further, the exposing lights are divided into a plurality of parts by a light delay optical system 2 to generate the split beams, and a predetermined light path length difference is imparted to between the split beams.例文帳に追加

また，光遅延光学系２により露光光を複数に分割して分割光を生成すると共に前記分割光間に所定の光路長差を付与する。 - 特許庁

To provide a delay profile generator that can properly detect synchronization even when deterioration in a communication path environment such as high fluctuations in a reception level due to fading or the like takes place.例文帳に追加

フェージング等によって受信レベルが大きく変動するなどの通信路環境の悪化が生じても、適切な同期検出を行なうことができるようにすること。 - 特許庁

To provide a switching device which allows uninterruptible pass transferring, uninterruptible pass type change and uninterruptible switch pass generation, so as to respond to an arbitrary path length difference (delay time difference) between arbitrary points.例文帳に追加

任意の地点間において任意の経路長差（遅延時間差）に対応できるパス無瞬断移設、パス種別無瞬断変更、無瞬断切替パス生成を可能する。 - 特許庁

An ignition delay value is set at 1° at the time of the high engine speed, based on which the flow path switching valve 12 is controlled, thus reducing the flow passage area of the drain port e.例文帳に追加

エンジン高回転時の進角値を１°に設定し、これに基づいて流路切換弁１２を制御することにより、ドレンポートｅの通路面積を縮小させる。 - 特許庁

To prevent delay of signal transmission between nodes when a fault occurs in a transmission path of a network, in a network with a plurality of nodes connected with one another in a ring-like form.例文帳に追加

複数のノードがリング状に接続されるネットワークにおいて、ネットワークの伝送路に障害が生じた場合に、ノード間の信号伝送の遅延を抑制する。 - 特許庁

To prevent delay of selection timing of a memory cell even if a redundant circuit is used by optimizing a decision path of a defective work line and shortening an access time.例文帳に追加

不良ワード線の判定経路を最適化してアクセス時間を短縮化することにより冗長回路を使用してもメモリセルの選択タイミングの遅延を防止する。 - 特許庁

To make AMI signals correctly demodulated even if such as noise is added to them, without being affected by such as delay and reflection of signals in a signal transmission path.例文帳に追加

信号伝送路における信号の遅延や反射などの影響を受けることなく、ノイズ等が付加されたＡＭＩ信号であっても正確な復調を行えるようにする。 - 特許庁

To provide an arithmetic circuit for correcting the MAX-log-MAP algorithm on the basis of the Log-MAP algorithm wherein the circuit scale is decreased so as to reduce a data path delay.例文帳に追加

Ｌｏｇ−ＭＡＰアルゴリズムに基づきＭＡＸ−Ｌｏｇ−ＭＡＰを補正する演算回路において、その回路規模を縮小し、データパス遅延を減少させること。 - 特許庁

To obtain a stabilized delay equalization performance without relying upon the environment, by avoiding deterioration of equalization performance properly when the state of a propagation path cannot be estimated correctly.例文帳に追加

伝搬路の状態を正しく推定できない場合に等化性能の劣化を適正に回避することができ、受信環境に依らず安定した遅延等化性能を得ること。 - 特許庁