「path delay」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

A discharge current path 38 is formed during a delay period Δt following the first charge pulse by closing a discharge switch Q2.例文帳に追加

第１の充電パルスの後で、放電スイッチＱ２を閉じることによって遅延期間Δｔ中に放電電流経路３８が提供される。 - 特許庁

To provide a method and a system that prevent fluctuations in a delay furthermore in a path changeover method, where loss of data is prevented at handover.例文帳に追加

ハンドオーバ時にデータの損失を防ぐ経路切替え方法において、さらに遅延揺らぎを防止する方法および装置を提供すること。 - 特許庁

Based on the measurement result, the amount of delay in the delay unit 20 is controlled gradually to be within the range of error time of the error hour permitted by a frame turnaround following function, so that the optical path length in both the lines 11, 5' is set identical.例文帳に追加

その結果に基づき遅延器２０の遅延量を、フレーム往復時間追従機能の許容する誤差時刻の誤差時間の範囲内で徐々に制御し、両線路１１，５′の光路長を同じにする。 - 特許庁

Optical clock pulses 13 are reproduced from an optical pulse signal 21 which is obtained by demultiplexing an optical pulse signal 11 with a demultiplexer 18 and propagating in a 2nd path 20, and an optical delay circuit 14 adds time delay to the optical clock pulses 13.例文帳に追加

光パルス信号11を分波器18で分波して得られる第2経路20を伝播する光パルス信号21から光クロックパルス13を再生して、この光クロックパルスに光遅延回路14によって時間遅延を付加する。 - 特許庁

To realize a variable light delay device using an optical modulator capable of adjusting delay quantity corresponding to an inputted optical signal by using a single wavelength converter and a loop-like optical path.例文帳に追加

単一の波長変換器とループ状光路とを用いて、入力する光信号に応じて遅延量を調整することのできる光変調器を用いた可変光遅延装置を実現することを目的とする。 - 特許庁

To provide an optical modulator wherein delay of an optical transmission path between optical modulators and electrical delay of a driver caused by temperature change and change with time are properly compensated and high reliability can be maintained.例文帳に追加

温度変化や経時変化により生じた光変調器間の光伝送路の遅延やドライバの電気的な遅延が適正に補償され、高信頼性を維持することが可能な光変調装置を実現する。 - 特許庁

The extraction part 104 extracts a critical part (a critical path CPi or a critical net CNi) corresponding to a delay value Di that is larger than a predetermined delay threshold value DTH from a net list of semiconductor integrated circuits.例文帳に追加

抽出部１０４は、半導体集積回路のネットリストから所定の遅延閾値ＤＴＨより大きい遅延値Ｄｉに対応するクリティカルパート（クリティカルパスＣＰｉ又はクリティカルネットＣＮｉ）を抽出する。 - 特許庁

The delay circuit is constituted of delay elements DLYW1, DLYW2,... DLYWn, the delay circuit has two upper and lower signal propagation paths, signals are propagated from left to right in the upper propagation route, and the signals are propagated from right to left in the lower propagation path.例文帳に追加

遅延素子ＤＬＹＷ１，ＤＬＹＷ２，…，ＤＬＹＷｎにより遅延回路が構成され、遅延回路は上下二つの信号伝搬経路を有し、上方の伝搬経路において信号は左から右へ、下方の伝搬経路において信号は右から左へ伝搬されていく。 - 特許庁

To provide a semiconductor circuit capable of accurately reproducing both leading and trailing delay characteristics of the semiconductor circuit itself, realizing a delay characteristic over a wide power supply voltage range while suppressing increase in the circuit scale, realizing a wiring delay characteristic depending on the crosstalk between wires located closely to each other, and accurately reproducing the delay characteristic of a critical path of an LSI.例文帳に追加

半導体回路の立ち上がりまたは立ち下がり遅延特性の両方を正確に再現でき、回路規模の増加を抑えながら、広い電源電圧範囲で遅延特性を実現でき、また、近接する配線のクロストークに依存した配線遅延特性を実現でき、ＬＳＩのクリティカルパスの遅延特性を正確に再現できる半導体回路を提供する。 - 特許庁

A RAKE synthesis path candidate selection section 7 selects a RAKE synthesis path candidate from a delay profile, a desired wave power measurement section 8 obtains a desired power of the selected RAKE synthesis path candidate, and a multiplexer 9 selects the RAKE synthesis path candidate with higher desired wave power as a RAKE synthesis path to execute the RAKE synthesis in the RAKE synthesis circuit.例文帳に追加

遅延プロファイルからＲＡＫＥ合成パス候補選択部７でＲＡＫＥ合成パス候補を選択し、選択されたＲＡＫＥ合成パス候補について希望波電力測定部８で希望波電力を求め、希望波電力が大きいＲＡＫＥ合成パス候補をマルチプレクサ９でＲＡＫＥ合成パスとして選択してＲＡＫＥ合成を行うＲＡＫＥ合成回路である。 - 特許庁

On a plurality of signal paths in the semiconductor integrated circuit device, in view of the delay such that signals are transmitted along the signal paths, a path having a margin in the delay is constituted with a MOSFET with high threshold voltage, on the other hand, a path not having the margin in the delay is constituted with a MOSFET with low threshold voltage which has a high working speed with large leakage current.例文帳に追加

半導体集積回路装置中の複数の信号経路について、信号経路に沿って信号が伝わるディレイを鑑み、ディレイに余裕のある経路においては、高しきい値電圧のMOSFETにより構成し、逆に、ディレイに余裕のない経路においては、リーク電流は大きいが動作速度が速いような低しきい値電圧のMOSFETにより構成することである。 - 特許庁

A path selector 106 sections the delay profile into detection windows W corresponding to unit midamble shift quantity W, and selects a peak not less than a predetermined value appearing in each of the detection windows as a path from each communication terminal.例文帳に追加

パス選択部１０６では、遅延プロファイルを単位ミッドアンブルシフト量Ｗに対応した検出窓Ｗに区切り、各検出窓内に現れる所定値以上のピークを各通信端末からのパスとして選択する。 - 特許庁

The energy is rejected away to a dump (88) from the main beam path (66) along a dump path (89) by using a delay generator (103) controllably connected to the electro-optic switch (64), and the pulse in the primary laser beam is sharpened.例文帳に追加

電気光学スイッチ（６４）に制御可能に結合された遅延発生器（１０３）を使用して、ダンプ通路（８９）に沿って主ビーム通路（６６）からダンプ（８８）にエネルギーを廃棄し、一次レーザビームのパルスを尖鋭化する。 - 特許庁

When the high-speed signal is transmitted in a section b2-c of the transmission path 31, a delay time of Δt is generated based on the case where the high-speed signal is transmitted in a section a-b1 of the transmission path 31.例文帳に追加

高速信号が伝送路３１中の区間ｂ２−ｃを伝送するときには、高速信号が伝送路３１中の区間ａ−ｂ１を伝送するときに対してΔｔの遅延時間が発生している。 - 特許庁

To speed up a critical path and to improve operating speed of a semiconductor integrated circuit apparatus by reducing the ratio of delay time caused from a wiring resistance, which the critical path occupies, of a semiconductor integrated circuit.例文帳に追加

半導体集積回路内のクリティカルパスに占める配線抵抗に起因する遅延時間の割合を低減し、クリティカルパスの高速化を図ると共に半導体集積回路装置の動作速度を向上すること。 - 特許庁

To provide a path search device capable of correctly measuring noise power even if the number of samples of a delay profile is small, stably detecting a path and realizing high-quality communication.例文帳に追加

遅延プロファイルのサンプル数が少ない場合でも正確に雑音電力を測定することができ、安定したパスの検出を行うことができ、高品質な通信を実現することができるパスサーチ装置を提供する。 - 特許庁

To prevent characteristic deterioration and to demodulate a received signal without causing characteristic deterioration by avoiding a path distortion component in a delay profile of other midamble shift from being selected as its own path.例文帳に追加

他のミッドアンブルシフトの遅延プロファイルにおけるパス歪み成分を自分のパスとして選択しないようにすることにより、特性劣化を防ぐこと特性劣化を生じることなく受信信号を復調すること。 - 特許庁

That is, after the path of the highest level in the paths detected by the delay profile obtaining part 4 has been selected as a demodulation object, the demodulation object is preferentially selected from paths having low correlation with the path.例文帳に追加

即ち、遅延プロファイル取得部４により検出されたパスの中でレベルが最高のパスを復調対象として選択したのち、そのパスと相関の低いパスから優先的に復調対象として選択する。 - 特許庁

A selector circuit 9 selects the output of the scanning path at the time of test of the scanning path and selects the output of the inverter circuit 8 of the final stage at the time of test of the signal propagation delay time of the flip-flop circuits to output the same to the outside.例文帳に追加

セレクタ回路９はスキャンパステスト時にはスキャンパスの出力を選択し、フリップフロップ回路の信号伝搬遅延時間テスト時には最終段のインバータ回路８の出力を選択して外部へ出力する。 - 特許庁

Selectors 111-113 are connected to inputs of NAND 102-104 within the objective path 120 for measuring the delay time, and outputs from the selectors are fixed to values to activate the objective path, in a test mode.例文帳に追加

遅延時間を測定する対象パス１２０内のＮＡＮＤ１０２〜１０４の入力にセレクタ１１１〜１１３を接続して、テストモード時には、セレクタの出力を対象パスが活性化されるような値に固定する。 - 特許庁

To prevent degradation in precision of an automatic power generation control (AGC) which is caused by delay of information transmission signal in the information transmission path composed of a computer network.例文帳に追加

コンピュータネットワークからなる情報伝送路における情報伝送信号の遅延によって生じる自動発電制御（ＡＧＣ）精度の低下の防止を図る。 - 特許庁

The delay part 4 is provided in a transmission path 31 where a high-speed signal S1 is transmitted, and delays the transmission of the high-speed signal S1 behind a low-speed signal S2.例文帳に追加

遅延部４は、高速信号Ｓ１が伝送される伝送路３１に設けられて、高速信号Ｓ１の伝送を低速信号Ｓ２に対して遅延させる。 - 特許庁

A guard interval control section 23 determines a length of a guard interval depending on a maximum transmission delay difference of a path between a transmission apparatus and a receiving apparatus.例文帳に追加

ガード区間制御部２３は、送信装置と受信装置との間の回線の最大伝送遅延差に応じてガード区間の長さを決定する。 - 特許庁

A target value path includes a target value delay function, and the feedforward transmission function further includes a second feedforward transmission function part.例文帳に追加

目標値経路には目標値遅延関数が含まれており、フィードフォワード伝達関数には、さらに第２のフィードフォワード伝達関数部分が含まれている。 - 特許庁

To reduce calculation errors and the calculation time due to propagation delay in a minimum path calculation method of a weighted graph of parallel processing/node distribution type.例文帳に追加

並列処理・ノード分散型の重み付きグラフの最小経路計算方法における伝播遅延による計算誤り及び計算時間を減少すること。 - 特許庁

To wire a clock signal clock from a clock driver of a final stage to an start and end point F/F, for minimizing the delay between a path start point F/F and an end point F/F.例文帳に追加

パス始点Ｆ／Ｆ終点Ｆ／Ｆ間の遅延を最小化する、最終段クロックドライバから始終点Ｆ／Ｆへクロック信号クロックを配線する。 - 特許庁

To reproduce stream data without causing delay in transmitting and displaying the high-quality stream data in a system for delivering streams using a transmission path.例文帳に追加

伝送路を用いてストリーム配信するシステムにおいて、高品質のストリームデータを伝送及び表示する場合に、遅延なくストリームデータを再生する。 - 特許庁

To provide a semiconductor circuit design apparatus capable of optimizing a signal delay time, in consideration of an environment of cells disposed on a signal path.例文帳に追加

信号経路に配置されたセルの周辺環境を考慮して信号遅延時間を最適化することができる半導体回路設計装置を提供する。 - 特許庁

The upper limit path delay is used to find critical paths where cell resizing may affect the operation timing of the entire semiconductor integrated circuit.例文帳に追加

上限パスディレイを用い、セルサイズの変更が半導体集積回路全体の動作タイミングに影響を与える可能性のあるクリティカルパスを求める。 - 特許庁

To prevent increase of a calculation amount when information is detected from a received signal under high-speed fading environment where a delay path exceeding GI exists.例文帳に追加

ＧＩを超える遅延パスが存在する高速フェージング環境で受信信号から情報を検出するとき、計算量の増大を防止すること。 - 特許庁

To provide a time delay mechanism for varying an optical path length using a plurality of lenses arranged on an optical axis in a terahertz time domain spectral apparatus.例文帳に追加

テラヘルツ時間領域分光装置において光軸上に配置させた複数のレンズを用いて光路長を変化させる時間遅延機構を提供する。 - 特許庁

A part of the timing adjustment circuits 5 is inserted to the supply path of a clock signal to adjust the delay value of the clock signal for perform timing adjustment.例文帳に追加

タイミング調整回路５の一部はクロック信号の供給経路に挿入され、クロック信号の遅延値が調節され、タイミング調整が行われる。 - 特許庁

To calculate a value close to the worst value of actual path delay with a small increace in computation time in a design method and device for semiconductor integrated circuit.例文帳に追加

半導体集積回路の設計方法及び装置において、実際のパス遅延のワースト値に近い値を少ない計算時間の増加のみで算出する。 - 特許庁

Thus, the delay time of the information of the minimum path metric is small so that high speed and highly precise signal estimation can be attained even when frequency offset is added to the received signal.例文帳に追加

最小パスメトリックの情報の遅延時間は小さいので、受信信号に周波数オフセットが加わっても高速で精度よく信号推定ができる。 - 特許庁

In addition, if the interpolation filter used in the condition under which the best quality is obtained is the narrowband filter, it is determined that the channel environment is a near delay path environment.例文帳に追加

また、最もよい品質が得られた条件における補間フィルタが狭帯域フィルタである場合、近接遅延波環境であると判定される。 - 特許庁

Alternatively, when an RTT or a one-side delay time suddenly changes, it is considered that path switching is caused, and the process shifts to a hold-over operation.例文帳に追加

あるいは、ＲＴＴまたは片側遅延時間が急激に変化した場合は経路切替が発生したとみなして、ホールドオーバ動作に遷移する。 - 特許庁

The first analysis part 15 acquires a predicted value of the path delay obtained through timing analysis on the circuit to be tested from a predicted value storage part 130.例文帳に追加

第１の解析部１５は，予測値記憶部１３０から，テスト対象回路に対するタイミング解析により得られるパス遅延の予測値を取得する。 - 特許庁

An SRCH part 103 sets a replica code phase with respect to the synchronous circuit part 102, obtains the transmission delay in reception path and outputs reception timing.例文帳に追加

ＳＲＣＨ部１０３は、同期回路部１０２に対してレプリカコード位相を設定し、受信パスの伝搬遅延を求め、受信タイミングを出力する。 - 特許庁

An elimination section 107 eliminates the head path distortion component of an adjacent backward midamble shift from a prescribed sample at the back of the delay profile of each midamble shift.例文帳に追加

除去部１０７は、各ミッドアンブルシフトの遅延プロファイルにおける後方の所定サンプルより、隣接後方ミッドアンブルシフトの先頭パス歪み成分を取り除く。 - 特許庁

An FIFO type memory 301 is prepared by a maximum path number N, and delays an input signal by a delay quantity controlled by a DSP 303.例文帳に追加

ＦＩＦＯ型メモリー３０１は、最大パス数Ｎだけ用意され、ＤＳＰ３０３により制御された遅延量だけ入力信号を遅延させる。 - 特許庁

The optical path difference between the excitation light and gate light is adjusted by an optical delay circuit 30, and the fluorescence image of the sample is picked up by a two-dimensional imaging means 29.例文帳に追加

光学遅延回路３０によって励起光とゲート光の光路差を調節し、２次元撮像手段２９によって試料の蛍光像を撮像する。 - 特許庁

The setting system for path routing in the transmission network is configured to include a means for searching and establishing path routing on the basis of a ring protection type, a delay time, a distance, performance information, number of passed apparatuses, and relay points of the transmission lines in the operation system provided with a function of searching and establishing the path routing between the transmission network apparatuses.例文帳に追加

伝送ネットワーク装置間のパス経路を検索、設定する機能を具備するオペレーションシステムにおいて、リングプロテクション種別や、伝送路の遅延時間と距離と性能情報と経由装置数と中継ポイントをもとにパス経路を検索、設定する手段を具備して構成される。 - 特許庁

Timing signals are generated by a first path which is used to read data from the dummy cell 22a using the dummy bit lines DBL and XDBL and a second path having a different delay characteristic with respect to the first path and either one of the timing signals are used for the timing control of the control circuit 18.例文帳に追加

ダミービット線ＤＢＬ，ＸＤＢＬを使用してダミーセル２２ａからデータを読み出すための第１のパスと、該第１のパスとは異なるディレイ特性を持つ第２のパスとでタイミング信号を生成し、該各タイミング信号のいずれか一方を制御回路１８のタイミング制御に使用する。 - 特許庁

The observable test point 110 includes a delay element 112 for delaying, by the duration of propagation from a node of the observable test point 110 to the output terminal 105 in the subsequent logical path 130, a timing at which a failure detecting section 111 detects a delay-failure-related signal propagated from the logical path 130.例文帳に追加

可観測性テストポイント１１０は、論理パス１３０から伝搬された遅延故障に関する信号を故障検出部１１１に検出するタイミングを、可観測テストポイント１１０の接続地点から出力端子１０５までの後段の論理パス１３０の伝搬時間分遅延させる遅延素子１１２を備えている。 - 特許庁

Such a delay is given by an optical delay device 17 that the optical signal passing a path 1 is delayed behind the optical signal passing a path 2 by a half value (1/2B[s]) of a symbol length of each wavelength channel, thereby modulation optical signals at a plurality of wavelengths having a transmission rate of 2B[b/s] can be collectively generated.例文帳に追加

光遅延器１７によって、経路１を通過する光信号が経路２を通過する光信号に対し、各波長チャネルのシンボル長の半値（１／２Ｂ［ｓ］）だけ遅れるよう遅延を与えることで、それぞれ２Ｂ［ｂ／ｓ］の伝送速度を有する複数波長の変調光信号を一括で生成することができる。 - 特許庁